[单选题]在VHDL中，可以用语句（）表示检测clock下降沿。

正确答案 ：D

clock’eventandclock=’0’

[单选题]IP核在EDA技术和开发中具有十分重要的地位提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为（）。

正确答案 ：A

软IP

查看原题 查看所有试题