正确答案: D

clock’eventandclock=’0’

题目：在VHDL中，可以用语句（）表示检测clock下降沿。

查看原题 查看所有试题

学习资料的答案和解析：

[单选题]1987标准的VHDL语言对大小写是（）。

不敏感

[单选题]在VHDL中，为定义的信号赋初值，应该使用（）符号。

<=