正确答案: B

THEN

题目：在VHDL的CASE语句中，条件句中的“=>”不是操作符号，它只相当与（）作用。

查看原题 查看所有试题

学习资料的答案和解析：

[单选题]在VHDL中，可以用语句（）表示检测clock下降沿。

clock’eventandclock=’0’

[单选题]电子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化）及提高运行速度（即速度优化），下列方法（）不属于面积优化。

A、流水线设计

[单选题]大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是（）。

在Xilinx公司生产的器件中，XC9500系列属CPLD结构

[单选题]综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中（）是错误的。

综合是纯软件的转换过程，与器件硬件结构无关

[单选题]QuartusII的设计文件不能直接保存在（）。

硬盘根目录

[单选题]建立设计项目的菜单是（）

“File”“NewProjectWizard”