正确答案: A

条件相与的逻辑

题目：嵌套的IF语句，其综合结果可实现（）。

查看原题 查看所有试题

学习资料的答案和解析：

[单选题]使用STD_LOGIG_1164使用的数据类型时（）。

必须在库和包集合中声明

[单选题]下面哪一个可以用作VHDL中的合法的实体名（）。

OUT1

[单选题]下列关于变量的说法正确的是（）。

变量是一个局部量，它只能在进程和子程序中使用

[单选题]状态机编码方式中，其中（）占用触发器较多，但其简单的编码方式可减少状态译码组合逻辑资源，且易于控制非法状态。

一位热码编码

[单选题]基于VHDL设计的仿真包括有①门级时序仿真、②行为仿真、③功能仿真和④前端功能仿真这四种，按照自顶向下的设计流程，其先后顺序应该是（）。

②④③①

[单选题]下面对利用原理图输入设计方法进行数字电路系统设计，哪一种说法是正确的（）。

B、原理图输入设计方法一般是一种自底向上的设计方法

[单选题]建立设计项目的菜单是（）

“File”“NewProjectWizard”

[单选题]在QuartusII集成环境下为图形文件产生一个元件符号的主要用途是（）

被高层次电路设计调用