正确答案:

题目：时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之后进行的时序关系仿真，因此又称为功能（）。

查看原题 查看所有试题

学习资料的答案和解析：

[单选题]在VHDL中，可以用语句（）表示检测clock下降沿。

clock’eventandclock=’0’

[单选题]下列4个VHDL标识符中正确的是：（）。

A、10128

B、16EE1

[单选题]建立设计项目的菜单是（）

“File”“NewProjectWizard”

[单选题]以下关于状态机的描述中正确的是（）

与Moore型状态机相比，Mealy型的输出变化要领先一个时钟周期