查看所有试题
- 已知某逻辑电路的真值表如表所示,则该逻辑电路的最简逻辑表达式为()。单稳态触发器中最重要的参数是()。利用2个74LS138和1个非门,可以扩展得到1个()线译码器。BC+AC#
A+B
AB+AC
B+C上触发电平
下触发电平
回差
- 晶体三极管工作在深饱和区时,IB、IC、β之间的关系为()。下列说法正确的是()。有三个输入端的或非门电路,要求输出高电平,其输入端应是()。四位并行输入寄存器输入一个新的四位数据时需要()个CP时钟脉冲信号。
- A*B*B**C=()。555定时器构成的施密特触发器其回差电压为()。TTL与非门输出低电平的参数规范值是()利用2个74LS138和1个非门,可以扩展得到1个()线译码器。基本RS触发器的输入直接控制其输出状态,所以它不能被
- 结构体(ARCHITECTURE)用于描述设计单元的()结构体中的变量应在VHDL程序中()部分给予说明。行为、元件及连接关系#
元件、子程序、公用数据类型
名称和端口的引脚等
可编译的设计单元#结构体对应的实体的端口表
- 二进制数1000.001转换为十进制数为()。十进制数86转换为BCD码应为()。下列说法错误的是()。已知某逻辑电路的真值表如表所示,则该逻辑电路的最简逻辑表达式为()。R-S触发器的基本性质是()。已知TTL门的UH=
- 如图12-1所示,优先权编码器74148有8条输入线0~7,3条输出线A0~A2。当GS为0时编码器输出有效,E1为0时允许模块工作。请问当输入线6为0,其余输入线为1时,则输出A2、A1、A0的状态分别为()。增加单稳态触发器的定时电
- 十六进制数905FH转换为二进制数为()。十进制数86转换为BCD码应为()。下列逻辑代数基本运算关系式中不正确的是()。已知Y=A+BC,则下列说法正确的是()。1011000001011011
1010001001011000
1001000001011111#
1
- 五变量的卡诺图中共有最小项数为()个。用触发器组成12进制数计数器,至少应用触发器的个数为()个。施密特触发器的主要功能是()。10
16
64
32#2
3
4#
5整形、波形变换、延时、幅度鉴别
整形、波形变换、抑制干扰
- 已知某逻辑电路的真值表如表所示,则该逻辑电路的最简逻辑表达式为()。单稳态触发器中最重要的参数是()。已知TTL门的UH=3.6V,UL=0.3V,UOFF=0.8V,UON=1.8V,则该门输入高电平的噪声容限为()V。BC+AC#
A+B
AB+
- 三态输出门可用于()。能够起到定时作用的触发器是()。用555定时器构成的单稳态电路如图12-3所示。已知电源电压V=10V,R=33kΩ,C=0.1μF,则输出电压的脉冲宽度为()mS。脱落酸、赤霉素和类胡萝卜素都是由()单位
- 已知某逻辑电路的真值表如表所示,则该逻辑电路的最简逻辑表达式为()。已知TTL门的UH=3.6V,UL=0.3V,UOFF=0.8V,UON=1.8V,则该门输入高电平的噪声容限为()V。A/D转换器的转换过程分为()4个步骤。结构体中的
- 有三个输入端的或非门电路,要求输出高电平,其输入端应是()。在VHDL语言中,不同类型的数据是()的。全部为高电平
至少一个端为低电平
全部为低电平#
至少一个端为高电平可以进行运算和直接代入
不能进行运算和直接
- 以下哪个编码不能是二-十进制译码器的输入编码()十进制数86转换为BCD码应为()。1个3线-8线译码器74LS138,当输入端A=0、B=0、C=1时,输出Y0和Y7的状态分别为()。从信息的存储情况分类,存储器可以分为()两大类
- 一个16选一的数据选择器,其地址输入(选择控制输入)端有()个。1个3线-8线译码器74LS138,当输入端A=0、B=0、C=1时,输出Y0和Y7的状态分别为()。RAM的基本结构包含地址译码器、存储矩阵和读写电路三大部分。一个RA
- ()在计算机系统中得到了广泛的应用,其中一个重要用途是构成数据总线。对于负逻辑而言,某逻辑电路为与门,该电路为()。已知某逻辑电路的真值表如表所示,则该逻辑电路的最简逻辑表达式为()。显示译码器7447驱动共
- 以下代码中为无权码的为()。增加单稳态触发器的定时电阻R的值可以使输出脉冲的()。555定时器构成的施密特触发器其回差电压为()。在VHDL语言中,信号赋值语句使用的代入符是()8421BCD码
2421BCD码
余三码#宽度
- 具有“有1出0、全0出1”功能的逻辑门是()晶体三极管工作在深饱和区时,IB、IC、β之间的关系为()。TTL与非门输入短路电流IIS的参数规范值是()。要使JK触发器的输出Q从1就成0,它的输入信号JK就为()。与非门
或非
- 用1M×4的DRAM芯片通过()扩展可以获得4M×8的存储器。n位二进制计数器,在计数过程中,经历的独立状态数为()个。增加单稳态触发器的定时电阻R的值可以使输出脉冲的()。用触发器组成12进制数计数器,至少应用触发器
- 7系列EPROM存储的数据是()可擦除的。下列逻辑代数基本运算关系式中不正确的是()。如果一个半导体存储器中有m位地址线,则应有()个存储单元,若输出位数为n位,则其存储容量为()位。若ROM有13根地址输入线,8根数
- 小容量RAM内部存储矩阵的字数与外部地址线数n的关系一般为()n位二进制计数器,经历的独立状态数为()个。已知某逻辑电路的真值表如表所示,则该逻辑电路的最简逻辑表达式为()。一个4位串行数据,输入4位移位寄存器
- 若停电数分钟后恢复供电,()中的信息能够保持不变。对于负逻辑而言,某逻辑电路为与门,则对于正逻辑而言,该电路为()。下列逻辑代数基本运算关系式中不正确的是()。结构体(ARCHITECTURE)用于描述设计单元的()
- 电可擦除的PROM器件是()n位二进制计数器,在计数过程中,LED显示器显示的数字应为()。如图12-2所示,数码比较器74LS85可以比较两个4位二进制数A和B的大小。当A为A3A2A1A0=1001时,下列说法正确的是()。用触发器组
- ROM可以用来存储程序、表格和大量固定数据,但它不可以用来实现()。若ROM有13根地址输入线,8根数据输出线,则该ROM的容量为()位。一个4位串行数据,输入4位移位寄存器,时钟脉冲频率为1kHz,经过()ms可以转换为4位
- 要使JK触发器的输出Q从1就成0,它的输入信号JK就为()。一个4位串行数据,输入4位移位寄存器,时钟脉冲频率为1kHz,经过()ms可以转换为4位并行数据输出。在异步二进制计数器中,从0开始计数,当十进制数为60时,需要触发
- 采用浮栅技术的EPROM中存储的数据是()可擦除的。晶体三极管工作在深饱和区时,IB、IC、β之间的关系为()。函数Y=ABC+A+ADE(F+G)的最简式为()。施密特触发器的主要功能是()。VHDL中的各种逻辑运算中,运算符(
- 基本RS触发器的输入直接控制其输出状态,所以它不能被称为()触发器。如图12-2所示,数码比较器74LS85可以比较两个4位二进制数A和B的大小。当A为A3A2A1A0=1001时,下列说法正确的是()。四位并行输入寄存器输入一个新
- 如果把D触发器的输出Q反馈连接到输入D,则输出Q的脉冲波形的频率为CP脉冲频率f的()。有三个输入端的或非门电路,其输入端应是()。已知Y=A+BC,8个数据输出端,则该RAM芯片的容量是()位。在VHDL语言中,不同类型的数
- 用原码输出的译码器实现多输出逻辑函数,需要增加若干个()。十六进制数905FH转换为二进制数为()。有三个输入端的或非门电路,要求输出高电平,其输入端应是()。如果异步二进制计数器的触发器个数为10个,则计数状
- 两个与非门构成的基本RS触发器,当Q=1、Q=0时,两个输入信号R=1和S=1。触发器的输出Q会()。单稳态触发器中最重要的参数是()。已知TTL门的UH=3.6V,UL=0.3V,UOFF=0.8V,UON=1.8V,则该门输入高电平的噪声容限为(
- 利用2个74LS138和1个非门,可以扩展得到1个()线译码器。二进制数1000.001转换为十进制数为()。对于负逻辑而言,某逻辑电路为与门,则对于正逻辑而言,该电路为()。下列说法错误的是()。能够起到定时作用的触发
- TTL与非门输入短路电流IIS的参数规范值是()。已知Y=A+BC,则下列说法正确的是()。函数Y=ABC+A+ADE(F+G)的最简式为()。五变量的卡诺图中共有最小项数为()个。增加单稳态触发器的定时电阻R的值可以使输出脉冲
- 27系列EPROM存储的数据是()可擦除的。用原码输出的译码器实现多输出逻辑函数,需要增加若干个()。用1M×4的DRAM芯片通过()扩展可以获得4M×8的存储器。不
电
紫外线#
融断器非门
与非门#
或门
或非门位
字
复合
- 已知Y=A+BC,则下列说法正确的是()。五变量的卡诺图中共有最小项数为()个。用触发器组成12进制数计数器,至少应用触发器的个数为()个。结构体(ARCHITECTURE)用于描述设计单元的()VHDL中的各种逻辑运算中,运
- 已知某逻辑电路的真值表如表所示,则该逻辑电路的最简逻辑表达式为()。能够起到定时作用的触发器是()。如图12-2所示,数码比较器74LS85可以比较两个4位二进制数A和B的大小。当A为A3A2A1A0=1001时,下列说法正确的是
- 在VHDL语言中,信号赋值语句使用的代入符是()()在计算机系统中得到了广泛的应用,其中一个重要用途是构成数据总线。=
:=
<=#
==三态门#
TTL与非门
OC门
- 如果异步二进制计数器的触发器个数为10个,则计数状态有()种。一个振荡器电路中晶振元件的标称频率是6MHz,电容为30pF,则该电路输出信号的频率是()MHz。若停电数分钟后恢复供电,()中的信息能够保持不变。20
200
- 十进制数86转换为BCD码应为()。n位二进制计数器,在计数过程中,经历的独立状态数为()个。下列逻辑代数基本运算关系式中不正确的是()。五变量的卡诺图中共有最小项数为()个。一片存储容量为8K的只读存储器ROM
- 关于可编程逻辑阵列PLA,下列说法正确的是()。用原码输出的译码器实现多输出逻辑函数,需要增加若干个()。PLA结构是与门阵列固定连接,而或门阵列可编程
PLA结构是或门阵列固定连接,而与门阵列可编程
PLA结构是与门
- 如图12-1所示,优先权编码器74148有8条输入线0~7,3条输出线A0~A2。当GS为0时编码器输出有效,E1为0时允许模块工作。请问当输入线6为0,其余输入线为1时,则输出A2、A1、A0的状态分别为()。单稳态触发器中最重要的参
- TTL与非门输出低电平的参数规范值是()五变量的卡诺图中共有最小项数为()个。一个8位的单极性D/A转换器,最小分辨电压△U=0.1V,则其满度输出电压为()V。在VHDL语言中,信号赋值语句使用的代入符是()采用浮栅技