查看所有试题
- 函数Y=ABC+A+ADE（F+G）的最简式为（）。已知TTL门的UH=3．6V,UL=0．3V,UOFF=0．8V,UON=1．8V,则该门输入高电平的噪声容限为（）V。用1M×4的DRAM芯片通过（）扩展可以获得4M×8的存储器。以下哪个编码不能是二－十进
- 十六进制数905FH转换为二进制数为（）。结构体（ARCHITECTURE）用于描述设计单元的（）TTL与非门输出低电平的参数规范值是（）如果把D触发器的输出Q反馈连接到输入D,则输出Q的脉冲波形的频率为CP脉冲频率f的（）。10
- 三态输出门可用于（）。如果异步二进制计数器的触发器个数为10个,则计数状态有（）种。单稳态触发器中最重要的参数是（）。在VHDL语言中,ARCHITECTURE中的语句都是（）执行的语句。采用浮栅技术的EPROM中存储的数据
- 晶体三极管工作在深饱和区时,IB、IC、β之间的关系为（）。一片存储容量为8K的只读存储器ROM芯片应该有（）条地址线。555定时器构成的施密特触发器其回差电压为（）。在VHDL语言中,信号赋值语句使用的代入符是（）IC=
- 一个振荡器电路中晶振元件的标称频率是6MHz,电容为30pF,则该电路输出信号的频率是（）MHz。TTL与非门输出低电平的参数规范值是（）利用2个74LS138和1个非门,可以扩展得到1个（）线译码器。采用浮栅技术的EPROM中存储
- 已知Y=A+BC,则下列说法正确的是（）。结构体中的变量应在VHDL程序中（）部分给予说明。VHDL中的各种逻辑运算中,运算符（）的优先级别最高。要使JK触发器的输出Q从1就成0,它的输入信号JK就为（）。当A=0、B=1、C=0时,
- 十六进制数905FH转换为二进制数为（）。单稳态触发器中最重要的参数是（）。将一个最大幅值为5V的模拟信号转换为数字信号,要使模拟信号每变化10mV,数字信号的最低位发生变化,应选用（）位的A／D转换器。555定时器构
- 十进制数86转换为BCD码应为（）。两个与非门构成的基本RS触发器,当Q=1、Q=0时,两个输入信号R=1和S=1。触发器的输出Q会（）。基本RS触发器的输入直接控制其输出状态,所以它不能被称为（）触发器。01010110
10000110#
- A*B*B**C=（）。在异步二进制计数器中,从0开始计数,当十进制数为60时,需要触发器的个数为（）个。如果异步二进制计数器的触发器个数为10个,则计数状态有（）种。在VHDL语言中,信号赋值语句使用的代入符是（）B
C
1
0
- 十进制数315转换为二进制数为（）。三态输出门可用于（）。A*B*B**C=（）。能够起到定时作用的触发器是（）。结构体中的变量应在VHDL程序中（）部分给予说明。000110011001
000100111011#
010010011101
010010010110
- 晶体三极管工作在深饱和区时,IB、IC、β之间的关系为（）。下列说法正确的是（）。有三个输入端的或非门电路,要求输出高电平,其输入端应是（）。四位并行输入寄存器输入一个新的四位数据时需要（）个CP时钟脉冲信号。
- 十六进制数905FH转换为二进制数为（）。十进制数86转换为BCD码应为（）。下列逻辑代数基本运算关系式中不正确的是（）。已知Y=A+BC,则下列说法正确的是（）。1011000001011011
1010001001011000
1001000001011111#
1
- 三态输出门可用于（）。能够起到定时作用的触发器是（）。用555定时器构成的单稳态电路如图12-3所示。已知电源电压V=10V,R=33kΩ,C=0．1μF,则输出电压的脉冲宽度为（）mS。脱落酸、赤霉素和类胡萝卜素都是由（）单位
- 已知某逻辑电路的真值表如表所示,则该逻辑电路的最简逻辑表达式为（）。能够起到定时作用的触发器是（）。如图12-2所示,数码比较器74LS85可以比较两个4位二进制数A和B的大小。当A为A3A2A1A0=1001时,下列说法正确的是
- 如图12-1所示,优先权编码器74148有8条输入线0～7,3条输出线A0～A2。当GS为0时编码器输出有效,E1为0时允许模块工作。请问当输入线6为0,其余输入线为1时,则输出A2、A1、A0的状态分别为（）。单稳态触发器中最重要的参
- 显示译码器7447驱动共阴极LED显示器。当7447的输入端D、C、B、A为0、0、0、1时,LED显示器显示的数字应为（）。一片存储容量为8K的只读存储器ROM芯片应该有（）条地址线。用触发器组成12进制数计数器,至少应用触发器
- 1个3线-8线译码器74LS138,当输入端A=0、B=0、C=1时,输出Y0和Y7的状态分别为（）。单稳态触发器中最重要的参数是（）。已知TTL门的UH=3．6V,UL=0．3V,UOFF=0．8V,UON=1．8V,则该门输入高电平的噪声容限为（）V。有一
- n位二进制计数器,在计数过程中,经历的独立状态数为（）个。函数Y=ABC+A+ADE（F+G）的最简式为（）。如图12-1所示,优先权编码器74148有8条输入线0～7,3条输出线A0～A2。当GS为0时编码器输出有效,E1为0时允许模块工作
- 十进制数0．25转换为二进制数为（）。1个3线-8线译码器74LS138,当输入端A=0、B=0、C=1时,输出Y0和Y7的状态分别为（）。在异步二进制计数器中,从0开始计数,当十进制数为60时,需要触发器的个数为（）个。一个振荡器电
川公网安备 51012202001360号