查看所有试题
- 脱落酸、赤霉素和类胡萝卜素都是由（）单位构成的。7系列EPROM存储的数据是（）可擦除的。异戊二烯#
氨基酸
不饱和脂肪酸
甲瓦龙酸不
电
紫外线#
融断器
- 下列说法正确的是（）。A*B*B**C=（）。以下代码中为无权码的为（）。一个触发器可以有一个输出端,也可以有两个输出端
触发器两个输出端的电平可以相同,也可以相反
时钟信号决定了触发器的翻转时刻,控制输入信号决定
- 二进制数1000．001转换为十进制数为（）。五变量的卡诺图中共有最小项数为（）个。1个3线-8线译码器74LS138,当输入端A=0、B=0、C=1时,输出Y0和Y7的状态分别为（）。如果一个半导体存储器中有m位地址线,则应有（）个
- 函数Y=ABC+A+ADE（F+G）的最简式为（）。已知TTL门的UH=3．6V,UL=0．3V,UOFF=0．8V,UON=1．8V,则该门输入高电平的噪声容限为（）V。用1M×4的DRAM芯片通过（）扩展可以获得4M×8的存储器。以下哪个编码不能是二－十进
- 十进制数0．25转换为二进制数为（）。用555定时器构成的单稳态电路如图12-3所示。已知电源电压V=10V,R=33kΩ,C=0．1μF,则输出电压的脉冲宽度为（）mS。00000000.01#
00100010.1
00000000.001
00100010.00110
3.3
1
3.
- n位二进制计数器,则下列说法正确的是（）。如果一个半导体存储器中有m位地址线,则应有（）个存储单元,存储器可以分为（）两大类。用触发器组成12进制数计数器,至少应用触发器的个数为（）个。在异步二进制计数器中,
- 十六进制数905FH转换为二进制数为（）。结构体（ARCHITECTURE）用于描述设计单元的（）TTL与非门输出低电平的参数规范值是（）如果把D触发器的输出Q反馈连接到输入D,则输出Q的脉冲波形的频率为CP脉冲频率f的（）。10
- 三态输出门可用于（）。A*B*B**C=（）。"线与"逻辑电路
"线或"逻辑电路
总线传输电路#
功率驱动电路B
C
1
0#
- 已知Y=A+BC,则应有（）个存储单元,电容为30pF,则该电路输出信号的频率是（）MHz。单稳态触发器中最重要的参数是（）。两个与非门构成的基本RS触发器,当Q=1、Q=0时,但它不可以用来实现（）。一个16选一的数据选择器,
- 二进制数1000．001转换为十进制数为（）。n位二进制计数器,在计数过程中,经历的独立状态数为（）个。用555定时器构成的单稳态电路如图12-3所示。已知电源电压V=10V,R=33kΩ,C=0．1μF,则输出电压的脉冲宽度为（）mS。8
- 三态输出门可用于（）。如果异步二进制计数器的触发器个数为10个,则计数状态有（）种。单稳态触发器中最重要的参数是（）。在VHDL语言中,ARCHITECTURE中的语句都是（）执行的语句。采用浮栅技术的EPROM中存储的数据
- 1个3线-8线译码器74LS138,当输入端A=0、B=0、C=1时,输出Y0和Y7的状态分别为（）。以下代码中为无权码的为（）。0、0
0、1
1、0
1、1#8421BCD码
2421BCD码
余三码#
- 在异步二进制计数器中,从0开始计数,当十进制数为60时,需要触发器的个数为（）个。在VHDL语言中,ARCHITECTURE中的语句都是（）执行的语句。一个16选一的数据选择器,其地址输入（选择控制输入）端有（）个。4
5
6#
8顺
- 晶体三极管工作在深饱和区时,IB、IC、β之间的关系为（）。一片存储容量为8K的只读存储器ROM芯片应该有（）条地址线。555定时器构成的施密特触发器其回差电压为（）。在VHDL语言中,信号赋值语句使用的代入符是（）IC=
- 关于可编程逻辑阵列PLA,下列说法正确的是（）。单稳态触发器中最重要的参数是（）。将一个最大幅值为5V的模拟信号转换为数字信号,要使模拟信号每变化10mV,数字信号的最低位发生变化,应选用（）位的A／D转换器。27系
- n位二进制计数器,在计数过程中,经历的独立状态数为（）个。如果一个半导体存储器中有m位地址线,则应有（）个存储单元,若输出位数为n位,则其存储容量为（）位。n
2n
2n#
2n-1m；m×n
2m；2n
2m；2n
2m；2m×n#
- BCD码（01010010）转换为十进制数为（）。对于负逻辑而言,某逻辑电路为与门,则对于正逻辑而言,该电路为（）。下列逻辑代数基本运算关系式中不正确的是（）。1个3线-8线译码器74LS138,当输入端A=0、B=0、C=1时,输出Y0
- 如果一个半导体存储器中有m位地址线,则应有（）个存储单元,若输出位数为n位,则其存储容量为（）位。在异步二进制计数器中,从0开始计数,当十进制数为60时,需要触发器的个数为（）个。m；m×n
2m；2n
2m；2n
2m；2m×n#4
- 一个振荡器电路中晶振元件的标称频率是6MHz,电容为30pF,则该电路输出信号的频率是（）MHz。TTL与非门输出低电平的参数规范值是（）利用2个74LS138和1个非门,可以扩展得到1个（）线译码器。采用浮栅技术的EPROM中存储
- 如图12-1所示,优先权编码器74148有8条输入线0～7,3条输出线A0～A2。当GS为0时编码器输出有效,E1为0时允许模块工作。请问当输入线6为0,其余输入线为1时,则输出A2、A1、A0的状态分别为（）。如果把D触发器的输出Q反馈
- 已知Y=A+BC,则下列说法正确的是（）。要使JK触发器的输出Q从1就成0,它的输入信号JK就为（）。当A=0、B=1、C=0时,Y=1
当A=0、B=0、C=1时,Y=1
当A=1、B=0、C=0时,Y=1#
当A=1、B=0、C=0时,Y=000
01#
10
无法确定
- 已知Y=A+BC,则下列说法正确的是（）。结构体中的变量应在VHDL程序中（）部分给予说明。VHDL中的各种逻辑运算中,运算符（）的优先级别最高。要使JK触发器的输出Q从1就成0,它的输入信号JK就为（）。当A=0、B=1、C=0时,
- 四位并行输入寄存器输入一个新的四位数据时需要（）个CP时钟脉冲信号。有一个8位D／A转换器,设它的满度输出电压为25．5V,当输入数字量为11101101时,输出电压为（）V。A／D转换器的转换过程分为（）4个步骤。0
1#
2
4
- 下列逻辑代数基本运算关系式中不正确的是（）。函数Y=ABC+A+ADE（F+G）的最简式为（）。一片存储容量为8K的只读存储器ROM芯片应该有（）条地址线。增加单稳态触发器的定时电阻R的值可以使输出脉冲的（）。VHDL中的各
- 能够起到定时作用的触发器是（）。脱落酸、赤霉素和类胡萝卜素都是由（）单位构成的。采用浮栅技术的EPROM中存储的数据是（）可擦除的。施密特触发器
双稳态触发器
单稳态触发器#
多谐振荡器异戊二烯#
氨基酸
不饱和
- 四位并行输入寄存器输入一个新的四位数据时需要（）个CP时钟脉冲信号。0
1#
2
4
- 下列说法正确的是（）。n位二进制计数器,经历的独立状态数为（）个。如果一个半导体存储器中有m位地址线,则应有（）个存储单元,若输出位数为n位,则其存储容量为（）位。四位并行输入寄存器输入一个新的四位数据时需
- 十六进制数905FH转换为二进制数为（）。单稳态触发器中最重要的参数是（）。将一个最大幅值为5V的模拟信号转换为数字信号,要使模拟信号每变化10mV,数字信号的最低位发生变化,应选用（）位的A／D转换器。555定时器构
- 已知某逻辑电路的真值表如表所示,则该逻辑电路的最简逻辑表达式为（）。增加单稳态触发器的定时电阻R的值可以使输出脉冲的（）。一个4位串行数据,输入4位移位寄存器,时钟脉冲频率为1kHz,经过（）ms可以转换为4位并行
- 一片存储容量为8K的只读存储器ROM芯片应该有（）条地址线。在VHDL程序中,以下4个部分,（）可以有顺序执行语句。10
11
12#
13结构体（ARCHITECTURE）
进程（PROCESS）中的关键词BEGIN前#
进程（PROCESS）中的关键词BE
- 十进制数86转换为BCD码应为（）。两个与非门构成的基本RS触发器,当Q=1、Q=0时,两个输入信号R=1和S=1。触发器的输出Q会（）。基本RS触发器的输入直接控制其输出状态,所以它不能被称为（）触发器。01010110
10000110#
- A*B*B**C=（）。TTL与非门阈值电压UT的典型值是（）B
C
1
0#0.4V
1.4V#
2V
2.4V
- A*B*B**C=（）。在异步二进制计数器中,从0开始计数,当十进制数为60时,需要触发器的个数为（）个。如果异步二进制计数器的触发器个数为10个,则计数状态有（）种。在VHDL语言中,信号赋值语句使用的代入符是（）B
C
1
0
- BCD码（01010010）转换为十进制数为（）。对于负逻辑而言,某逻辑电路为与门,则对于正逻辑而言,该电路为（）。函数Y=ABC+A+ADE（F+G）的最简式为（）。若ROM有13根地址输入线,8根数据输出线,则该ROM的容量为（）位。
- 二进制数1000．001转换为十进制数为（）。四位并行输入寄存器输入一个新的四位数据时需要（）个CP时钟脉冲信号。8.125#
10.5
10.125
8.50
1#
2
4
- TTL与非门输入短路电流IIS的参数规范值是（）。利用2个74LS138和1个非门,可以扩展得到1个（）线译码器。20μA
40μA
1.6mA#
16mA2-4
3-8
4-16#
无法确定
- 施密特触发器的主要功能是（）。整形、波形变换、延时、幅度鉴别
整形、波形变换、抑制干扰、幅度鉴别#
方波信号发生器、抑制干扰
定时、消除干扰信号
- 三态输出门可用于（）。"线与"逻辑电路
"线或"逻辑电路
总线传输电路#
功率驱动电路
- 增加单稳态触发器的定时电阻R的值可以使输出脉冲的（）。如果异步二进制计数器的触发器个数为10个,则计数状态有（）种。已知TTL门的UH=3．6V,UL=0．3V,UOFF=0．8V,UON=1．8V,则该门输入高电平的噪声容限为（）V。有
- 十进制数315转换为二进制数为（）。三态输出门可用于（）。A*B*B**C=（）。能够起到定时作用的触发器是（）。结构体中的变量应在VHDL程序中（）部分给予说明。000110011001
000100111011#
010010011101
010010010110
川公网安备 51012202001360号