2022EDA技术题库冲刺密卷解析(06.17)

1. [单选题]在VHDL中，可以用语句（）表示检测clock下降沿。

A. clock’event
B. clock’eventandclock=’1’
C. clock=’0’
D. clock’eventandclock=’0’

2. [单选题]IP核在EDA技术和开发中具有十分重要的地位提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为（）。

A. 软IP
B. 固IP
C. 硬IP
D. 全对

查看答案&解析 查看所有试题

本文链接：https://www.51bdks.net/show/z0vyxe.html