欲增加集成单稳电路的延迟时间tw，可以（）。

【名词&注释】

延迟时间(delay time)、性能指标(performance index)、真值表(truth table)、表达式、共同点(common ground)、JK触发器(jk flip-flop)

[单选题]欲增加集成单稳电路的延迟时间tw，可以（）。

A. 提高VCC
B. 降低VCC：
C. 增大CX，
D. 减小RX

查看答案&解析 查看所有试题

学习资料：

[单选题]主从JK触发器^{(jk flip-flop)}是（）。

A. A.在CP上升沿触发B.在CP下降沿触发C.在CP＝1的稳态下触发D.与CP无关的

[单选题]当集成维持—阻塞D型触发器的异步置0端RD＝0时，则触发器的次态（）。

A. 与CP和D有关
B. 与CP和D无关
C. 只与CP有关
D. 只与D有关

[多选题]组合电路逻辑功能的表示方法有（）。

A. A.真值表B.卡诺图C.逻辑表达式D.时序图

[多选题]双极性555和CMOS型555的制作工艺和流程不同，虽然它们的性能指标是有差异的。但是它们具有（）的共同点^{(common ground)}。

A. A.功能相同，外形和管脚排列一致。B.都使用单电源供电。C.输出为2/3VCC电平。D.电源电压变化对振荡频率和定时精度影响下

本文链接：https://www.51bdks.net/show/y6ge5k.html