必典考网

在VHDL中,含WAIT语句的进程PROCESS的括弧中()再加敏感信号,

  • 下载次数:
  • 支持语言:
  • 179
  • 中文简体
  • 文件类型:
  • 支持平台:
  • pdf文档
  • PC/手机
  • 【名词&注释】

    仿真器、电路设计(circuit design)、表达式、关键字、适配器(adapter)、工具软件(tool software)、大小写、不支持(not support)、原理图输入(schematic entry)

  • [单选题]在VHDL中,含WAIT语句的进程PROCESS的括弧中()再加敏感信号,否则则是非法的。

  • A. 可以
    B. 不能
    C. 必须
    D. 有时可以

  • 查看答案&解析 查看所有试题
  • 学习资料:
  • [单选题]关键字ARCHITECTURE定义的是。
  • A. 结构体
    B. 进程
    C. 实体
    D. 配置

  • [单选题]1987标准的VHDL语言对大小写是()。
  • A. 敏感的
    B. 只能用小写
    C. 只能用大写
    D. 不敏感

  • [单选题]VHDL语言中变量定义的位置是()。
  • A. 实体中中任何位置
    B. 实体中特定位置
    C. 结构体中任何位置
    D. 结构体中特定位置

  • [单选题]如果a=1,b=0,则逻辑表达式(aANDb)OR(NOTbANDa)的值是()。
  • B. 1
    C. 2
    D. 不确定

  • [单选题]MAXPLUSII不支持(not support)的输入方式是()。
  • A. 文本输入
    B. 原理图输入(schematic entry)
    C. 波形输入
    D. 矢量输入

  • [单选题]()在EDA工具中,能将硬件描述语言转换为硬件电路的重要工具软件称为。
  • A. 仿真器
    B. 综合器
    C. 适配器
    D. 下载器

  • [单选题]在VHDL中,可以用语句()表示检测clock下降沿。
  • A. clock’event
    B. clock’eventandclock=’1’
    C. clock=’0’
    D. clock’eventandclock=’0’

  • [单选题]仿真是对电路设计的一种()检测方法.
  • A. 直接的
    B. 间接的
    C. 同步的
    D. 异步的

  • 本文链接:https://www.51bdks.net/show/x9z4gl.html
  • 推荐阅读

    @2019-2025 必典考网 www.51bdks.net 蜀ICP备2021000628号 川公网安备 51012202001360号