EDA技术题库2022易错易混每日一练(09月15日)

1. [单选题]MAX+PLUSII的设计文件不能直接保存在（）。

A. 硬盘
B. 根目录
C. 文件夹
D. 工程目录

2. [单选题]下列那个流程是正确的基于EDA软件的FPGA/CPLD设计流程：（）。

A. 原理图^{(schematic diagram)}/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试
B. 原理图^{(schematic diagram)}/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试
C. 原理图^{(schematic diagram)}/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试
D. 原理图^{(schematic diagram)}/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试

3. [单选题]在VHDL中，可以用语句（）表示检测clock下降沿。

A. clock’event
B. clock’eventandclock=’1’
C. clock=’0’
D. clock’eventandclock=’0’

4. [单选题]下列关于信号的说法不正确的是（）。

A. 信号相当于器件内部的一个数据暂存节点。
B. 信号的端口模式不必定义，它的数据既可以流进，也可以流出。
C. 在同一进程中，对一个信号多次赋值，其结果只有第一次赋值起作用。
D. 信号在整个结构体内的任何地方都能适用。

查看答案&解析 查看所有试题

本文链接：https://www.51bdks.net/show/w0p450.html