在VHDL的CASE语句中，条件句中的“=>”不是操作符号，它只相当

【名词&注释】

流水线(pipeline)、资源共享(resource sharing)、大规模(large-scale)、根目录(root directory)、文件夹(folder)、自定义(user-defined)、串行化(serialization)、关键步骤、另一种(another)

[单选题]在VHDL的CASE语句中，条件句中的“=>”不是操作符号，它只相当与（）作用。

A. IF
B. THEN
C. AND
D. OR

查看答案&解析 查看所有试题

学习资料：

[单选题]在VHDL中，可以用语句（）表示检测clock下降沿。

A. clock’event
B. clock’eventandclock=’1’
C. clock=’0’
D. clock’eventandclock=’0’

[单选题]电子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化）及提高运行速度（即速度优化），下列方法（）不属于面积优化。

A. A、流水线设计
B. B、资源共享
C. C、逻辑优化
D. D、串行化^{(serialization)}

[单选题]大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是（）。

A. CPLD是基于查找表结构的可编程逻辑器件
B. CPLD即是现场可编程逻辑器件的英文简称
C. 早期的CPLD是从FPGA的结构扩展而来
D. 在Xilinx公司生产的器件中，XC9500系列属CPLD结构

[单选题]综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种^(another)表示的过程；在下面对综合的描述中（）是错误的。

A. 综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件
B. 为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束
C. 综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的
D. 综合是纯软件的转换过程，与器件硬件结构无关

[单选题]QuartusII的设计文件不能直接保存在（）。

A. 系统默认路径
B. 硬盘根目录
C. 项目文件夹
D. 用户自定义工程目录

[单选题]建立设计项目的菜单是（）

A. “File”“New”
B. “Project”“NewProjectWizard”
C. “File”“NewProjectWizard”

本文链接：https://www.51bdks.net/show/r4yp39.html