在一个VHDL设计中idata是一个信号，数据类型为integer，数据范围

【名词&注释】

模型库(model base)、控制电路(control circuit)、功能块(function block)、电路设计(circuit design)、数据类型(data type)、可执行文件(executable file)、不合法、标识符(identifier)

[单选题]在一个VHDL设计中idata是一个信号，数据类型为integer，数据范围0to127，下面哪个赋值语句是正确的。（）。

A. idata：=32
B. idata<=16A0
C. idata<=167E1
D. idata：=B1010

查看答案&解析 查看所有试题

学习资料：

[单选题]VHDL语言中信号定义的位置是（）。

A. 实体中任何位置
B. 实体中特定位置
C. 结构体中任何位置
D. 结构体中特定位置

[单选题]在元件例化语句中，用（）符号实现名称映射，将例化元件端口声明语句中的信号与PORTMAP（）中的信号名关联起来。

A. =
B. ：=
C. <=
D. =>

[单选题]下列标识符^(identifier)中，（）是不合法的标识符^(identifier)。

A. State0
B. 9moon
C. Not_Ack_0
D. signal

[单选题]IP核在EDA技术和开发中具有十分重要的地位，IP分软IP、固IP、硬IP；下列所描述的IP核中，对于固IP的正确描述为（）.

A. 提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路
B. 提供设计的最总产品——模型库
C. 以可执行文件^{(executable file)}的形式提交用户，完成了综合的功能块
D. 都不是

[单选题]嵌套的IF语句，其综合结果可实现（）。

A. 条件相与的逻辑
B. 条件相或的逻辑
C. 条件相异或的逻辑
D. 三态控制电路

[单选题]仿真是对电路设计的一种（）检测方法．

A. 直接的
B. 间接的
C. 同步的
D. 异步的

本文链接：https://www.51bdks.net/show/r438rj.html