在VHDL语言中，ARCHITECTURE中的语句都是（）执行的语句。

【名词&注释】

译码器(decoder)、逻辑电路(logic circuit)、数据类型(data type)、子程序(subroutine)、关系式、噪声容限(noise margin)、或非门(nor gate)、时钟脉冲(clock pulse)、与非门(nand gate)、输入高电平

[单选题]在VHDL语言中，ARCHITECTURE中的语句都是（）执行的语句。

A. 顺序
B. 并行
C. 即可顺序也可并行
D. 无法确定

查看答案&解析 查看所有试题

学习资料：

[单选题]对于负逻辑而言，某逻辑电路为与门，则对于正逻辑而言，该电路为（）。

A. 与非门^{(nand gate)}
B. 与门
C. 或非门^{(nor gate)}
D. 或门

[单选题]下列逻辑代数基本运算关系式中不正确的是（）。

A. A+A=A
B. A*A=A
C. A+0=0
D. A+1=1

[单选题]一个4位串行数据，输入4位移位寄存器，时钟脉冲^{(clock pulse)}频率为1kHz，经过（）ms可以转换为4位并行数据输出。

A. 8
B. 4
C. 2
D. 1

[单选题]已知TTL门的UH=3．6V，UL=0．3V，UOFF=0．8V，UON=1．8V，则该门输入高电平的噪声容限为（）V。

A. 1.8
B. 3.3
C. 1
D. 0.5

[单选题]RAM的基本结构包含地址译码器、存储矩阵和读写电路三大部分。一个RAM芯片有11个地址输入端，8个数据输出端，则该RAM芯片的容量是（）位。

A. 88
B. 880
C. 211×8
D. 28×11

[单选题]27系列EPROM存储的数据是（）可擦除的。

A. 不
B. 电
C. 紫外线
D. 融断器

[多选题]结构体（ARCHITECTURE）用于描述设计单元的（）

A. 行为、元件及连接关系
B. 元件、子程序、公用数据类型
C. 名称和端口的引脚等
D. 可编译的设计单元

[单选题]在VHDL语言中，信号赋值语句使用的代入符是（）

A. =
B. ：=
C. ＜=
D. ==

本文链接：https://www.51bdks.net/show/l934r0.html