用低电平为输出有效的译码器实现组合逻辑电路时，还需要（）。

【名词&注释】

低电平(low level)、组合逻辑电路(combinational logic circuit)、十六进制(hexadecimal system)、同步时序逻辑电路(synchronous sequential logic circuit)、时钟脉冲(clock pulse)、同步时序电路(synchronous sequential circuit)、发生变化、译码器实现、异步时序逻辑电路(asynchronous sequential logic circuit)、异步时序电路(asynchronous sequential circuits)

[单选题]用低电平为输出有效的译码器实现组合逻辑电路时，还需要（）。

A. A.与非门B.或非门C.与门D.或门

查看答案&解析 查看所有试题

学习资料：

[单选题]TTL集成单稳态电路的暂稳态时间tw为（）。

A. A.0.7RxCxB.RxCxC.1.1RxCxD.2.2RxCx

[多选题]基数R＝16的数制为十六进制，十六进制有（）等十六个数码。

A. A.0B.10C.ED.G

[多选题]时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路^{(asynchronous sequential logic circuit)}两种它们的区别是（）。

A. A.同步时序逻辑电路状态的变化与时钟脉冲同步，而异步时序电路^{(asynchronous sequential circuits)}中没有统一的时钟脉冲，电路的状态随输入信号的改变而相应改变。B.异步时序电路^{(asynchronous sequential circuits)}的每个状态都是“稳定状态”，而同步时序逻辑电路的状态分为“稳定”和“不稳定“两种。C.同步时序电路中，任一时刻，几个输入变量可以同时变化。D.异步时序电路^{(asynchronous sequential circuits)}中，每个时刻仅允许一个输入信号发生变化，以避免电路中可能出现的竞争现象。

本文链接：https://www.51bdks.net/show/k7nek9.html