在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector

【名词&注释】

流水线(pipeline)、资源共享(resource sharing)、仿真器、数据类型(data type)、适配器(adapter)、串行化(serialization)、先后顺序

[单选题]在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector，试指出下面那个赋值语句是错误的。（）。

A. idata<=“00001111”
B. idata<=b”0000_1111”
C. idata<=X”AB”
D. idata<=B”21”

查看答案&解析 查看所有试题

学习资料：

[单选题]在VHDL中（）不能将信息带出对它定义的当前设计单元。

A. 信号
B. 常量
C. 数据
D. 变量

[单选题]在EDA工具中，能完成在目标系统器件上布局布线软件称为（）。

A. 仿真器
B. 综合器
C. 适配器
D. 下载器

[单选题]电子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）下列方法中（）不属于面积优化。

A. 流水线设计
B. 资源共享
C. 逻辑优化
D. 串行化^{(serialization)}

[单选题]在VHD、L中用（）来把特定的结构体关联一个确定的实体，为一个大型系统的设计提供管理和进行工程组织。

A. A、输入
B. B、输出
C. C、综合
D. D、配置

[单选题]基于VHDL设计的仿真包括有①门级时序仿真、②行为仿真、③功能仿真和④前端功能仿真这四种，按照自顶向下的设计流程，其先后顺序应该是（）。

A. ①②③④
B. ②①④③
C. ④③②①
D. ②④③①

本文链接：https://www.51bdks.net/show/gd8jqe.html