PLD的主要优点有（）。

【名词&注释】

约束条件(constraint condition)、D触发器(d flip-flop)、同步RS触发器、主从JK触发器(master slave jk flip flop)

[多选题]PLD的主要优点有（）。

A. A.便于仿真测试B.集成密度高C.可硬件加密D.可改写

查看答案&解析 查看所有试题

学习资料：

[单选题]边沿式D触发器是一种（）稳态电路。

A. A.无B.单C.双D.多

[多选题]在下列触发器中，有约束条件的是（）。

A. A.主从JK触发器^{(master slave jk flip flop)}B.主从D触发器C.同步RS触发器D.边沿D触发器

本文链接：https://www.51bdks.net/show/dxg3wp.html