必典考网

第七章电子工程技术题库2022模拟考试题174

来源: 必典考网    发布:2022-06-24     [手机版]    
  • 下载次数:
  • 支持语言:
  • 1195次
  • 中文简体
  • 文件类型:
  • 支持平台:
  • pdf文档
  • PC/手机

导读

必典考网发布第七章电子工程技术题库2022模拟考试题174,更多第七章电子工程技术题库的模拟考试请访问必典考网岩土工程基础知识题库频道。

1. [单选题]用8k×8位的存储器芯片组成容量为16k×16位的存储器,共需几个芯片?共需多少根地址线寻址?()

A. A、2片芯片,14根地址线寻址
B. B、4片芯片,14根地址线寻址
C. C、2片芯片,15根地址线寻址
D. D、4片芯片,15根地址线寻址


2. [单选题]已知某半导体存储芯片(memory chip)的地址线为12根,则此存储器的存储容量为()

A. A、512KB
B. B、1024KB
C. C、2048KB
D. D、4096KB


3. [单选题]电压串联负反馈(series negative feedback)能使放大电路的输入电阻、输出电阻(output resistance)产生怎样的变化?()

A. 均加大
B. 均减小
C. 使输入电阻减小,使输出电阻(output resistance)加大
D. 使输入电阻加大,使输出电阻(output resistance)减小


4. [单选题]供电电压相同时,CMOS电路与TTL电路输出的高电平与低电平的情况为()

A. CMOS的输出高电平(output level)比TTL的输出高电平(output level)高,低电平比TTL输出的低电平低
B. CMOS的输出高电平(output level)比TTL的输出高电平(output level)高,低电平比TTL输出的低电平高
C. CMOS的输出高电平(output level)比TTL的输出高电平(output level)低,低电平比TTL输出的低电平低
D. CMOS的输出高电平(output level)比TTL的输出高电平(output level)低,低电平比TTL输出的低电平高


5. [单选题]有关硅半导体二极管,下述哪条说法是不正确的?()

A. A、其正向开启电压为0.6~0.7伏
B. B、其反向饱和电流较小,但随温升高而加大
C. C、其正向导通电阻陡,工作点电流加大而减小
D. D、其正向导通的交流电阻与直流电阻相等


6. [单选题]已知某放大器的开环电压放大倍数为1000,若加入负反馈(反馈深度1+AF=100)则反馈后放大器的增查为()

A. A、10dB
B. B、20dB
C. C、40dB
D. D、60dB


7. [单选题]用软件去键位抖动的影响时,所执行的延时子程序的延迟时间约为()

A. 1MS
B. 10MS
C. 50MS
D. 100MS


8. [单选题]78M××、79M××系列三端稳压电路的工作电流为()

A. A、0.1A
B. B、0.5A
C. C、1A
D. D、1.5A


  • 查看答案&解析 查看所有试题

  • 本文链接:https://www.51bdks.net/show/d3wvkq.html

    必典考试
    @2019-2025 必典考网 www.51bdks.net 蜀ICP备2021000628号 川公网安备 51012202001360号