已知R1=0x20000000，R0=0x55667788，在大端模式下执行ARM指令STR

【名词&注释】

高优先级(high priority)、中断请求(interrupt request)、优先级中断(priority interrupt)、系统总线(system bus)、地址总线(address bus)

[单选题]已知R1=0x20000000，R0=0x55667788，在大端模式下执行ARM指令STRR0，[R1]之后，0x20000003中的值为（）。

A. 0x55
B. 0x66
C. 0x77
D. 0x88

查看答案&解析 查看所有试题

学习资料：

[单选题]下面是关于PCI总线的叙述，其中（）是错误的。

A. PCI总线支持64位总线
B. PCI总线的地址总线^{(address bus)}与数据总线是分时复用的
C. PCI总线是一种独立设计的总线，它的性能不受CPU类型的影响
D. PC机中不能同时使用PCI总线和ISA总线

[单选题]下面是关于ARM嵌入式芯片中的中断控制器及向量中断控制器（VIC）和嵌套向量中断控制器（NVIC）的叙述，其中错误的是（）。

A. 只有当一个新的中断的优先级高于当前正在执行的中断处理的优先级时，VIC才向内核提出中断请求
B. NVIC可以进行中断的嵌套，即高优先级的中断可以进入低优先级中断的处理过程中，待高优先级中断处理完成后才继续执行低优先级中断
C. 目前基于ARM内核的嵌入式芯片中的中断控制器仅支持向量中断
D. 基于ARM内核的嵌入式芯片中的中断控制器挂在AMBA的系统总线上

[单选题]以下具有Thumb-2状态的ARM处理器内核是（）。

A. ARM7
B. ARM9
C. ARM10
D. Cortex-M3

本文链接：https://www.51bdks.net/show/9rgq46.html