2022电子与通信技术题库EDA技术题库全套模拟试题196

1. [单选题]1987标准的VHDL语言对大小写是（）。

A. 敏感的
B. 只能用小写
C. 只能用大写
D. 不敏感

2. [单选题]如果a=1，b=0，则逻辑表达式（aANDb）OR（NOTbANDa）的值是（）。

B. 1
C. 2
D. 不确定

3. [单选题]在一个VHDL设计中idata是一个信号，数据类型为integer，数据范围0to127，下面哪个赋值语句是正确的。（）。

A. idata：=32
B. idata<=16A0
C. idata<=167E1
D. idata：=B1010

4. [单选题]在VHDL的CASE语句中，条件句中的“=>”不是操作符号，它只相当与（）作用。

A. IF
B. THEN
C. AND
D. OR

5. [单选题]下面哪一个可以用作VHDL中的合法的实体名（）。

A. OR
B. VARIABLE
C. SIGNAL
D. OUT1

6. [单选题]下列关于变量的说法正确的是（）。

A. 变量是一个局部量，它只能在进程和子程序中使用
B. 变量的赋值不是立即发生的，它需要有一个δ延时
C. 在进程的敏感信号表中，既可以使用信号，也可以使用变量
D. 变量赋值的一般表达式为：目标变量名<=表达式

7. [单选题]VHDL中，为目标变量赋值符号是（）。

A. =：
B. =
C. <=
D. ：=

8. [单选题]在VHDL中，为定义的信号赋初值，应该使用（）符号。

A. =：
B. =
C. ：=
D. <=

9. [单选题]对利用原理图输入^{(schematic entry)}设计方法进行数字电路系统^{(digital circuit system)}设计^{(design of circuit system)}，下面说法是不正确的（）

A. 原理图输入^{(schematic entry)}设计方法直观便捷，但不适合完成较大规模的电路系统设计^{(design of circuit system)}；
B. 原理图输入^{(schematic entry)}设计方法一般是一种自底向上的设计方法；
C. 原理图输入^{(schematic entry)}设计方法无法对电路进行功能描述；
D. 原理图输入^{(schematic entry)}设计方法也可进行层次化设计。

10. [单选题]以下关于状态机的描述中正确的是（）

A. Moore型状态机其输出是当前状态和所有输入的函数，Mealy型状态机其输出信号是当前状态和当前输入的函数
B. 与Moore型状态机相比，Mealy型的输出变化要领先一个时钟周期
C. Mealy型状态机其输出是当前状态的函数
D. 以上都不对

查看答案&解析 查看所有试题

本文链接：https://www.51bdks.net/show/8kdjr4.html