用高电平为输出有效的译码器实现组合逻辑电路时，还需要（）。

【名词&注释】

状态方程(state equation)、低电平(low level)、寄存器(register)、组合逻辑电路(combinational logic circuit)、十进制(decimal system)、时序逻辑电路(sequential logic circuit)、时钟脉冲(clock pulse)、与非门(nand gate)、数据选择器(data selector)、译码器实现

[单选题]用高电平为输出有效的译码器实现组合逻辑电路时，还需要（）。

A. A.与非门^{(nand gate)}B.或非门C.与门D.或门

查看答案&解析 查看所有试题

学习资料：

[单选题]若4位同步二进制加法计数器当前的状态是0111，下一个输入时钟脉冲^{(clock pulse)}后，其内容为（）。

A. A.0111B.0110C.1000D.0011

[单选题]用反馈复位法来改变由8位十进制加法计数器的模值，可以实现（）模值范围的计数器。

A. A.l～10B.1～16C.1～99D.1～100

[单选题]下列逻辑电路中，不是组合逻辑电路的是（）。

A. A.译码器B.加法器C.寄存器D.数据选择器^{(data selector)}

[多选题]三态门的输出端状态包括（）。

A. 高电平
B. 低电平
C. 高阻
D. 失效

[多选题]描述时序逻辑电路逻辑功能的方程组包括（）。

A. A.驱动方程B.输出方程C.时钟方程D.状态方程

本文链接：https://www.51bdks.net/show/4y4kl0.html