异步计数器设计时，比同步计数器设计多增加的设计步骤是（）。

【名词&注释】

译码器(decoder)、适用范围(scope of application)、计数器(counter)、触发器(trigger)、组成部分(part)、噪声容限(noise margin)、高电平(high level)、数字集成电路(digital ic)、发生变化、时钟脉冲CP(clock pulse cp)

[单选题]异步计数器设计时，比同步计数器设计多增加的设计步骤是（）。

A. A.画原始状态转换图B.进行状态编码C.求时钟方程D.求驱动方程

查看答案&解析 查看所有试题

学习资料：

[单选题]主从JK触发器Q的状态是在时钟脉冲CP^{(clock pulse cp)}（）发生变化。

A. A.上升沿B.下降沿C.高电平^{(high level)}D.低电平

[多选题]CMOS数字集成电路^{(digital ic)}与TTL数字集成电路^{(digital ic)}相比突出的优点是（）。

A. A.微功耗B.高速度C.高抗干扰能力D.电源范围宽

[多选题]与TTL电路相比，CMOS电路的特点是（）

A. A.噪声容限低B.电源适用范围宽C.功耗极低D.扇出能力强

[多选题]利用单稳态触发器在触发信号作用下由稳态进入暂稳态，暂稳态维持一定时间后自动返回稳态的特点，可做（）等方面的应用。

A. A.脉冲整形B.定时C.延时D.高、低通滤波

[多选题]在构成D/A转换器的电路种，属于D/A转换器的组成部分的是（）

A. A.数码锁存器B.电子开关C.电阻网络D.译码器

本文链接：https://www.51bdks.net/show/46wp79.html