必典考网

EDA技术题库2022易混易错每日一练(05月14日)

来源: 必典考网    发布:2022-05-14     [手机版]    
  • 下载次数:
  • 支持语言:
  • 1971次
  • 中文简体
  • 文件类型:
  • 支持平台:
  • pdf文档
  • PC/手机

导读

必典考网发布EDA技术题库2022易混易错每日一练(05月14日),更多EDA技术题库的每日一练请访问必典考网电子与通信技术题库频道。

1. [单选题]在一个VHDL设计中idata是一个信号,数据类型为integer,数据范围0to127,下面哪个赋值语句是正确的。()。

A. idata:=32
B. idata<=16A0
C. idata<=167E1
D. idata:=B1010


2. [单选题]下面哪一个可以用作VHDL中的合法的实体名()。

A. OR
B. VARIABLE
C. SIGNAL
D. OUT1


3. [单选题]电子系统设计优化,主要考虑提高资源利用率减少功耗(即面积优化),以及提高运行速度(即速度优化)下列方法中()不属于面积优化。

A. 流水线设计
B. 资源共享
C. 逻辑优化
D. 串行化


4. [单选题]电子系统设计优化,主要考虑提高资源利用率减少功耗(即面积优化)及提高运行速度(即速度优化),下列方法()不属于面积优化。

A. A、流水线设计
B. B、资源共享
C. C、逻辑优化
D. D、串行化


5. [单选题]在VHD、L语言中,下列对进程(PROC、ESS)语句的语句结构及语法规则的描述中,不正确的是()

A. A、PROC、ESS为一无限循环语句敏感信号发生更新时启动进程,执行完成后,等待下一次进程启动。B、敏感信号参数表(parameter list)中,不一定要列出进程中使用的所有输入信号C、进程由说明部分、结构体部分、和敏感信号三部分组成D、当前进程中声明的变量不可用于其他进程


  • 查看答案&解析 查看所有试题

  • 本文链接:https://www.51bdks.net/show/0zlqg3.html

    @2019-2025 必典考网 www.51bdks.net 蜀ICP备2021000628号 川公网安备 51012202001360号