一个4位串行数据，输入4位移位寄存器，时钟脉冲频率为1kHz，经过

【名词&注释】

模拟信号(analog signal)、主要功能(main function)、数字信号(digital signal)、存储单元(memory cell)、存储容量(storage capacity)、施密特触发器(schmitt trigger)、时钟脉冲(clock pulse)、半导体存储器(semiconductor memory)、TTL与非门(ttl nand gate)、发生变化

[单选题]一个4位串行数据，输入4位移位寄存器，时钟脉冲^{(clock pulse)}频率为1kHz，经过（）ms可以转换为4位并行数据输出。

A. 8
B. 4
C. 2
D. 1

查看答案&解析 查看所有试题

学习资料：

[单选题]1个3线-8线译码器74LS138，当输入端A=0、B=0、C=1时，输出Y0和Y7的状态分别为（）。

A. 0、0
B. 0、1
C. 1、0
D. 1、1

[单选题]如果一个半导体存储器^{(semiconductor memory)}中有m位地址线，则应有（）个存储单元，若输出位数为n位，则其存储容量为（）位。

A. m；m×n
B. 2m；2n
C. 2m；2n
D. 2m；2m×n

[单选题]施密特触发器的主要功能是（）。

A. 整形、波形变换、延时、幅度鉴别
B. 整形、波形变换、抑制干扰、幅度鉴别
C. 方波信号发生器、抑制干扰
D. 定时、消除干扰信号

[单选题]将一个最大幅值为5V的模拟信号转换为数字信号，要使模拟信号每变化10mV，数字信号的最低位发生变化，应选用（）位的A／D转换器。

A. 6
B. 7
C. 8
D. 9

[单选题]在VHDL语言中，ARCHITECTURE中的语句都是（）执行的语句。

A. 顺序
B. 并行
C. 即可顺序也可并行
D. 无法确定

[多选题]在VHDL程序中，以下4个部分，（）可以有顺序执行语句。

A. 结构体（ARCHITECTURE）
B. 进程（PROCESS）中的关键词BEGIN前
C. 进程（PROCESS）中的关键词BEGIN后
D. 程序包（PACKAGE）

[单选题]TTL与非门^{(ttl nand gate)}输入短路电流IIS的参数规范值是（）。

A. 20μA
B. 40μA
C. 1.6mA
D. 16mA

[单选题]要使JK触发器的输出Q从1就成0，它的输入信号JK就为（）。

A. 00
B. 01
C. 10
D. 无法确定

[单选题]7系列EPROM存储的数据是（）可擦除的。

A. 不
B. 电
C. 紫外线
D. 融断器

本文链接：https://www.51bdks.net/show/0vey53.html