时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之

【名词&注释】

状态机(state machine)、标识符(identifier)

[填空题]时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之后进行的时序关系仿真，因此又称为功能（）。

查看答案&解析 查看所有试题

学习资料：

[单选题]在VHDL中，可以用语句（）表示检测clock下降沿。

A. clock’event
B. clock’eventandclock=’1’
C. clock=’0’
D. clock’eventandclock=’0’

[单选题]下列4个VHDL标识符中正确的是：（）。

A. A、10128
B. B、16EE1
C. C、74HC124
D. D、X_16

[单选题]建立设计项目的菜单是（）

A. “File”“New”
B. “Project”“NewProjectWizard”
C. “File”“NewProjectWizard”

[单选题]以下关于状态机的描述中正确的是（）

A. Moore型状态机其输出是当前状态和所有输入的函数，Mealy型状态机其输出信号是当前状态和当前输入的函数
B. 与Moore型状态机相比，Mealy型的输出变化要领先一个时钟周期
C. Mealy型状态机其输出是当前状态的函数
D. 以上都不对

本文链接：https://www.51bdks.net/show/03n7kk.html