查看所有试题
- 在元件例化语句中,用（）符号实现名称映射,将例化元件端口声明语句中的信号与PORTMAP（）中的信号名关联起来。个项目的输入输出端口是定义在（）。MAXPLUSII不支持的输入方式是（）。VHDL中,为目标变量赋值符号是（
- 下面哪一个是VHDL中的波形编辑文件的后缀名（）。不属于顺序语句的是（）。下列语句中,不属于并行语句的是：（）。（）在EDA工具中,能将硬件描述语言转换为硬件电路的重要工具软件称为。VHDL中,为目标变量赋值符号是
- VHDL语言共支持四种常用库,其中哪种库是用户的VHDL设计现行工作库（）。以下关于状态机的描述中正确的是（）A、IEEE库
B、VITAL库
C、STD库
D、WORK工作库#Moore型状态机其输出是当前状态和所有输入的函数,Mealy型状
- 下列标识符中,（）是不合法的标识符。下列4个VHDL标识符中正确的是：（）。State0
9moon#
Not_Ack_0
signalA、10#128#
B、16#E#E1#
C、74HC124
D、X_16
- 1987标准的VHDL语言对大小写是（）。下面数据中属于实数的是（）。使用STD_LOGIG_1164使用的数据类型时（）。MAXPLUSII不支持的输入方式是（）。在MAX+PLUSII集成环境下为图形文件产生一个元件符号的主要作用是（）
- 在一个VHDL设计中idata是一个信号,数据类型为integer,数据范围0to127,下面哪个赋值语句是正确的。（）。下面哪一个可以用作VHDL中的合法的实体名（）。电子系统设计优化,主要考虑提高资源利用率减少功耗（即面积优化
- 在VHDL中,PROCESS本身是（）语句。描述项目具有逻辑功能的是（）。在VHDL的CASE语句中,条件句中的“=>”不是操作符号,它只相当与（）作用。在VHDL中（）不能将信息带出对它定义的当前设计单元。IP核在EDA技术和开发
- 在VHDL中,PROCESS结构内部是由（）语句组成的。VHDL运算符优先级的说法正确的是（）。（）在EDA工具中,能将硬件描述语言转换为硬件电路的重要工具软件称为。在元件例化语句中,用（）符号实现名称映射,将例化元件端口
- 在VHDL中,语句”FORIIN0TO7LOOP”定义循环次数为（）次。描述项目具有逻辑功能的是（）。变量是局部量可以写在（）。使用STD_LOGIG_1164使用的数据类型时（）。在一个VHDL设计中Idata是一个信号,数据类型为std_logic_v
- 属于LOOP语句的局部量,正确的是：（）。在VHD、L语言中,下列对进程（PROC、ESS）语句的语句结构及语法规则的描述中,其先后顺序应该是（）。IP核在EDA技术和开发中具有十分重要的地位,IP分软IP、固IP、硬IP；下列所描
- 在VHDL中,可以用语句（）表示检测clock下降沿。1987标准的VHDL语言对大小写是（）。在VHDL中,为定义的信号赋初值,应该使用（）符号。clock’event
clock’eventandclock=’1’
clock=’0’
clock’eventandclock=’0’#敏感的
- VHDL中,为目标变量赋值符号是（）。VHDL语言中信号定义的位置是（）。变量和信号的描述正确的是（）。在元件例化语句中,用（）符号实现名称映射,将例化元件端口声明语句中的信号与PORTMAP（）中的信号名关联起来。执
- 下列关于变量的说法正确的是（）。以下对于进程PROCESS的说法,正确的是：（）。IP核在EDA技术和开发中具有十分重要的地位提供用VHDL等硬件描述语言描述的功能块,但不涉及实现该功能块的具体电路的IP核为（）。不完整
- 下列关于CASE语句的说法不正确的是（）。MAXPLUSII中编译VHDL源程序时要求（）。在VHDL的CASE语句中,条件句中的“=>”不是操作符号,它只相当与（）作用。条件句中的选择值或标识符所代表的值必须在表达式的取值范围
- 下面哪一个可以用作VHDL中的合法的实体名（）。描述项目具有逻辑功能的是（）。在元件例化语句中,用（）符号实现名称映射,将例化元件端口声明语句中的信号与PORTMAP（）中的信号名关联起来。在EDA工具中,能完成在目
- 在VHDL的CASE语句中,它只相当与（）作用。在VHDL中,主要考虑提高资源利用率减少功耗（即面积优化）及提高运行速度（即速度优化）,下列对CPLD结构与工作原理的描述中,综合就是把抽象设计层次中的一种表示转化成另一种
- 下列语句中,不属于并行语句的是：（）。可以不必声明而直接引用的数据类型是（）。综合是EDA设计流程的关键步骤,在下面对综合的描述中,但不涉及实现该功能模块的具体电路的IP核为（）。IP核在EDA技术和开发中具有十
- （）在EDA工具中,能将硬件描述语言转换为硬件电路的重要工具软件称为。下列关于信号的说法不正确的是（）。仿真器
综合器#
适配器
下载器信号相当于器件内部的一个数据暂存节点。
信号的端口模式不必定义,它的数据既
- 下列那个流程是正确的基于EDA软件的FPGA/CPLD设计流程：（）。VHDL语言中变量定义的位置是（）。使用STD_LOGIG_1164使用的数据类型时（）。如果a=1,b=1,则逻辑表达式（aXORb）OR（NOTbANDa）的值是（）。以下对于进
- 对于信号和变量的说法,哪一个是不正确的：（）。个项目的输入输出端口是定义在（）。综合是EDA设计流程的关键步骤,综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中（）是错误的。
- EDA的中文含义是（）。以下关于信号和变量的描述中错误的是（）电子设计自动化#
计算机辅助计算
计算机辅助教学
计算机辅助制造信号是描述硬件系统的基本数据对象,它的性质类似于连接线
信号的定义范围是结构体、进
- 关键字ARCHITECTURE定义的是。1987标准的VHDL语言对大小写是（）。下面数据中属于位矢量的是（）。EPF10K20TC144-4具有多少个管脚（）。在VHDL语言中,下列对进程（PROCESS）语句的语句结构及语法规则的描述中,不正确
- 使用STD_LOGIG_1164使用的数据类型时（）。如果a=1,b=0,则逻辑表达式（aANDb）OR（NOTbANDa）的值是（）。在EDA工具中,能完成在目标系统器件上布局布线软件称为（）。在设计输入完成后,应立即对设计文件进行（）。可
- 在VHD、L中用（）来把特定的结构体关联一个确定的实体,为一个大型系统的设计提供管理和进行工程组织。执行QuartusII的（）命令,可以对设计电路进行功能仿真或者时序仿真．A、输入
B、输出
C、综合#
D、配置CreateDef
- 在一个VHDL设计中Idata是一个信号,数据类型为std_logic_vector,试指出下面那个赋值语句是错误的。（）。在VHDL中（）不能将信息带出对它定义的当前设计单元。在EDA工具中,能完成在目标系统器件上布局布线软件称为（
- 在一个VHDL设计中idata是一个信号,数据范围0to127,下面哪个赋值语句是正确的。（）。VHDL语言中信号定义的位置是（）。在元件例化语句中,用（）符号实现名称映射,将例化元件端口声明语句中的信号与PORTMAP（）中的信
- MAXPLUSII不支持的输入方式是（）。VHDL运算符优先级的说法正确的是（）。正确给变量X赋值的语句是（）。MAX+PLUSII的设计文件不能直接保存在（）。下列状态机的状态编码,方式有“输出速度快、难以有效控制非法状态出
- 数据类型为std_logic_vector,试指出下面那个赋值语句是错误的。（）。左侧舌下神经周围性瘫痪表现为（）。DOC
GDF#
BMP
JIF结构体#
进程
实体
配置idata<=“00001111”
idata<=b”0000_1111”
idata<=X”AB”
ida
- MAX+PLUSII的设计文件不能直接保存在（）。STD_LOGIG_1164中字符H定义的是（）。VHDL运算符优先级的说法正确的是（）。EDA的中文含义是（）。MAXPLUSII中原理图的后缀是（）。（）在EDA工具中,能将硬件描述语言转换
- 如果a=1,b=1,则逻辑表达式（aXORb）OR（NOTbANDa）的值是（）。MAXPLUSII中编译VHDL源程序时要求（）。综合是EDA设计流程的关键步骤,综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述
- 一个设计实体可以拥有一个或多个（）。在设计输入完成后,哪一种说法是正确的（）。VHDL语言共支持四种常用库,其中哪种库是用户的VHDL设计现行工作库（）。综合是EDA设计流程的关键步骤,综合就是把抽象设计层次中的一
- EPF10K20TC144-4具有多少个管脚（）。STD_LOGIG_1164中字符H定义的是（）。VHDL常用的库是（）。电子系统设计优化,主要考虑提高资源利用率减少功耗（即面积优化）,以及提高运行速度（即速度优化）下列方法中（）不属
- 不属于顺序语句的是（）。个项目的输入输出端口是定义在（）。VHDL语言中信号定义的位置是（）。左侧舌下神经周围性瘫痪表现为（）。IF语句
LOOP语句#
PROCESS语句
CASE语句实体中#
结构体中
任何位置
进程体实体中
- 正确给变量X赋值的语句是（）。变量和信号的描述正确的是（）。在一个VHDL设计中Idata是一个信号,数据类型为std_logic_vector,试指出下面那个赋值语句是错误的。（）。大规模可编程器件主要有FPGA、CPLD两类,下列对C
- 如果a=1,b=0,则逻辑表达式（aANDb）OR（NOTbANDa）的值是（）。VHDL语言中信号定义的位置是（）。下列那个流程是正确的基于EDA软件的FPGA/CPLD设计流程：（）。在VHDL中,含WAIT语句的进程PROCESS的括弧中（）再加敏
- VHDL运算符优先级的说法正确的是（）。下面数据中属于实数的是（）。对于信号和变量的说法,哪一个是不正确的：（）。在VHDL中,为定义的信号赋初值,应该使用（）符号。IP核在EDA技术和开发中占有很重要的地位,提供VHD
- STD_LOGIG_1164中字符H定义的是（）。关于1987标准的VHDL语言中,标识符描述正确的是（）。变量是局部量可以写在（）。使用STD_LOGIG_1164使用的数据类型时（）。在VHDL的CASE语句中,条件句中的“=>”不是操作符号,
- 使用STD_LOGIG_1164使用的数据类型时（）。正确给变量X赋值的语句是（）。下列语句中,不属于并行语句的是：（）。在VHDL中（）不能将信息带出对它定义的当前设计单元。仿真是对电路设计的一种（）检测方法．可以直接
- 可以不必声明而直接引用的数据类型是（）。关键字ARCHITECTURE定义的是。MAXPLUSII中原理图的后缀是（）。不完整的IF语句,其综合结果可实现（）。对利用原理图输入设计方法进行数字电路系统设计,下面说法是不正确的
- STD_LOGIG_1164中定义的高阻是字符（）。MAXPLUSII中编译VHDL源程序时要求（）。EDA的中文含义是（）。EPF10K20TC144-4具有多少个管脚（）。MAX+PLUSII的设计文件不能直接保存在（）。在一个VHDL设计中Idata是一个信
川公网安备 51012202001360号