查看所有试题
- QuartusII的设计文件不能直接保存在()。执行QuartusII的()命令,可以对设计电路进行功能仿真或者时序仿真.系统默认路径
硬盘根目录#
项目文件夹
用户自定义工程目录CreateDefaultSymbol
StartSimulation#
Compil
- 综合是EDA设计流程的关键步骤,在下面对综合的描述中,()是错误的。在VHD、L中用()来把特定的结构体关联一个确定的实体,需要对综合加以约束,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射
- VHDL语言中信号定义的位置是()。MAXPLUSII不支持的输入方式是()。嵌套的IF语句,其综合结果可实现()。实体中任何位置
实体中特定位置
结构体中任何位置
结构体中特定位置#文本输入
原理图输入
波形输入
矢量输
- 符合1987VHDL标准的标识符是()。在VHDL的FOR_LOOP语句中的循环变量是一个临时变量,属于LOOP语句的局部量,()事先声明。状态机编码方式中,其中()占用触发器较多,但其简单的编码方式可减少状态译码组合逻辑资源,
- 在设计输入完成后,应立即对设计文件进行()。综合是EDA设计流程的关键步骤,综合就是把抽象设计层次中的一种表示转化成另一种表示的过程;在下面对综合的描述中()是错误的。A.编辑B.编译C.功能仿真D.时序仿真综合
- 符合1987VHDL标准的标识符是()。在MAX+PLUSII集成环境下为图形文件产生一个元件符号的主要作用是()。A_2#
A+2
2A
22综合
编译
仿真
被高层次电路设计调用#
- 在EDA工具中,能完成在目标系统器件上布局布线软件称为()。下面既是并行语句又是串行语句的是()。仿真器
综合器
适配器#
下载器变量赋值
信号赋值
PROCESS语句#
WHEN…ELSE语句
- MAXPLUSII中原理图的后缀是()。下列关于信号的说法不正确的是()。综合是EDA设计流程的关键步骤,综合就是把抽象设计层次中的一种表示转化成另一种表示的过程;在下面对综合的描述中()是错误的。DOC
GDF#
BMP
JI
- 下面数据中属于位矢量的是()。VHDL常用的库是()。下面既是并行语句又是串行语句的是()。4.2
3
‘1’
“11011”#IEEE#
STD
WORK
PACKAGE变量赋值
信号赋值
PROCESS语句#
WHEN…ELSE语句
- 变量和信号的描述正确的是()。以下对于进程PROCESS的说法,正确的是:()。下列状态机的状态编码,方式有“输出速度快、难以有效控制非法状态出现”这个特点。()变量赋值号是:=#
信号赋值号是:=
变量赋值号是<
- 对于信号和变量的说法,哪一个是不正确的:()。()在EDA工具中,能将硬件描述语言转换为硬件电路的重要工具软件称为。在VHDL中,一个设计实体可以拥有一个或多个()。信号用于作为进程中局部数据存储单元#
变量的赋
- MAXPLUSII中编译VHDL源程序时要求()。在元件例化语句中,用()符号实现名称映射,将例化元件端口声明语句中的信号与PORTMAP()中的信号名关联起来。文件名和实体可不同名
文件名和实体名无关
文件名和实体名要相同
- 下面数据中属于位矢量的是()。4.2
3
‘1’
“11011”#
- 可以不必声明而直接引用的数据类型是()。下列语句中,不属于并行语句的是:()。在VHDL中,可以用语句()表示检测clock下降沿。STD_LOGIC
STD_LOGIC_VECTOR
BIT#
前面三个答案都是错误的进程语句
CASE语句#
元件例
- 对于信号和变量的说法,哪一个是不正确的:()。在VHDL中,可以用语句()表示检测clock下降沿。信号用于作为进程中局部数据存储单元#
变量的赋值是立即完成的
信号在整个结构体内的任何地方都能适用
变量和信号的赋
- VHDL中,为目标变量赋值符号是()。在MAX+PLUSII集成环境下为图形文件产生一个元件符号的主要作用是()。下列状态机的状态编码,方式有“输出速度快、难以有效控制非法状态出现”这个特点。()=:
=
<=
:=#综合
- VHDL语言共支持四种常用库,其中哪种库是用户的VHDL设计现行工作库()。以下关于状态机的描述中正确的是()A、IEEE库
B、VITAL库
C、STD库
D、WORK工作库#Moore型状态机其输出是当前状态和所有输入的函数,Mealy型状
- EDA的中文含义是()。以下关于信号和变量的描述中错误的是()电子设计自动化#
计算机辅助计算
计算机辅助教学
计算机辅助制造信号是描述硬件系统的基本数据对象,它的性质类似于连接线
信号的定义范围是结构体、进
- 可以不必声明而直接引用的数据类型是()。下面既是并行语句又是串行语句的是()。状态机编码方式中,其中()占用触发器较多,但其简单的编码方式可减少状态译码组合逻辑资源,且易于控制非法状态。STD_LOGIC
STD_LOG
- 关键字ARCHITECTURE定义的是。EPF10K20TC144-4具有多少个管脚()。大规模可编程器件主要有FPGA、CPLD两类,其中CPLD通过()实现其逻辑功能。结构体#
进程
实体
配置144个#
84个
15个
不确定可编程乘积项逻辑#
查找
- MAX+PLUSII的设计文件不能直接保存在()。对于信号和变量的说法,哪一个是不正确的:()。在VHDL中,语句”FORIIN0TO7LOOP”定义循环次数为()次。硬盘
根目录#
文件夹
工程目录信号用于作为进程中局部数据存储单元#