查看所有试题
- 对于信号和变量的说法,哪一个是不正确的:()。关于EDA技术的设计流程,下列顺序正确的是()信号用于作为进程中局部数据存储单元#
变量的赋值是立即完成的
信号在整个结构体内的任何地方都能适用
变量和信号的赋值
- IP核在EDA技术和开发中具有十分重要的地位提供用VHDL等硬件描述语言描述的功能块,但不涉及实现该功能块的具体电路的IP核为()。软IP#
固IP
硬IP
全对
- 在EDA工具中,能完成在目标系统器件上布局布线软件称为()。电子系统设计优化,主要考虑提高资源利用率减少功耗(即面积优化),以及提高运行速度(即速度优化)下列方法中()不属于面积优化。仿真器
综合器
适配器#
- 在VHDL中,PROCESS本身是()语句。顺序
顺序和并行
并行#
任何
- 在VHDL中()不能将信息带出对它定义的当前设计单元。信号
常量
数据
变量#
- 电子系统设计优化,主要考虑提高资源利用率减少功耗(即面积优化)及提高运行速度(即速度优化),下列方法()不属于面积优化。下列状态机的状态编码,方式有“输出速度快、难以有效控制非法状态出现”这个特点。()A、
- EDA的中文含义是()。IP核在EDA技术和开发中占有很重要的地位,提供VHD、L硬件描述语言功能块,但不涉及实现该功能模块的具体电路的IP核为()。电子设计自动化#
计算机辅助计算
计算机辅助教学
计算机辅助制造A、硬
- 如果a=1,b=1,则逻辑表达式(aXORb)OR(NOTbANDa)的值是()。0#
1
2
不确定
- 关于1987标准的VHDL语言中,标识符描述正确的是()。综合是EDA设计流程的关键步骤,综合就是把抽象设计层次中的一种表示转化成另一种表示的过程;在下面对综合的描述中()是错误的。必须以英文字母开头#
可以使用汉
- 在VHDL的FOR_LOOP语句中的循环变量是一个临时变量,属于LOOP语句的局部量,()事先声明。IP核在EDA技术和开发中具有十分重要的地位,IP分软IP、固IP、硬IP;下列所描述的IP核中,对于固IP的正确描述为().必须
不必#
- 在EDA工具中,能完成在目标系统器件上布局布线软件称为()。下列关于信号的说法不正确的是()。仿真器
综合器
适配器#
下载器信号相当于器件内部的一个数据暂存节点。
信号的端口模式不必定义,它的数据既可以流进,
- 下列标识符中,()是不合法的标识符。State0
9moon#
Not_Ack_0
signal
- 在VHDL中,可以用语句()表示检测clock下降沿。IP核在EDA技术和开发中具有十分重要的地位提供用VHDL等硬件描述语言描述的功能块,但不涉及实现该功能块的具体电路的IP核为()。clock’event
clock’eventandclock=’1’
- VHDL语言中信号定义的位置是()。基于VHDL设计的仿真包括有①门级时序仿真、②行为仿真、③功能仿真和④前端功能仿真这四种,按照自顶向下的设计流程,其先后顺序应该是()。实体中任何位置
实体中特定位置
结构体中任何
- 仿真是对电路设计的一种()检测方法.直接的
间接的#
同步的
异步的
- 1987标准的VHDL语言对大小写是()。使用QuartusII工具软件建立仿真文件,应采用()方式.敏感的
只能用小写
只能用大写
不敏感#图形编辑
文本编辑
符号编辑
波形编辑#
- 下列标识符中,()是不合法的标识符。下列4个VHDL标识符中正确的是:()。State0
9moon#
Not_Ack_0
signalA、10#128#
B、16#E#E1#
C、74HC124
D、X_16
- 在VHD、L中用()来把特定的结构体关联一个确定的实体,为一个大型系统的设计提供管理和进行工程组织。执行QuartusII的()命令,可以对设计电路进行功能仿真或者时序仿真.A、输入
B、输出
C、综合#
D、配置CreateDef
- 关于VHDL数据类型,正确的是()。下列标识符中,()是不合法的标识符。数据类型不同不能进行运算
数据类型相同才能进行运算
数据类型相同或相符就可以运算
运算与数据类型无关#State0
9moon#
Not_Ack_0
signal
- 下列那个流程是正确的基于EDA软件的FPGA/CPLD设计流程:()。对于信号和变量的说法,哪一个是不正确的:()。原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试#
原理图/HDL文本输入→适配→综合→功能仿真→编
- 关于1987标准的VHDL语言中,标识符描述正确的是()。关于EDA技术的设计流程,下列顺序正确的是()必须以英文字母开头#
可以使用汉字开头
可以使用数字开头
任何字符都可以原理图/HDL文本输入→功能仿真→综合→适配→编