查看所有试题
- 下列器件属于CMOS集成电路的是（）。从电路结构上看,时序电路必须含有（）。在下列触发器中,有约束条件的是（）。三态门输出高阻状态时,就可以得到L的反函数下列器件属于组合逻辑器件的是（）。根据计数器中各触发器
- 下列触发器抗干扰能力较强的触发器是（）。数字系统中,能实现精确定时的电路是（）。在（）端加可变电压,可使555多谐振蔼器输出调频波。A.基本RS触发器B.同步D触发器C.主从JK触发器D.维持－阻塞D触发器A.施密特触发
- 可编程逻辑器件GAL16V8可以定义成（）器件。与4位串行进位加法器比较,使用超前进位全加器的目的是（）。FPGA比较适合用在以（）的数字系统。以下电路中不能用于总线应用的有（）。A.8入8出B.16入2出C.16入D.1入8出#
- 数字10可能是（）。一种进位计数包含（）两个基本因素。下面对最小项性质的描述正确的是（）。有直接控制问题的触发器包括（）。对卡诺图化简逻辑函数的表述正确的是（）。A.二进制数B.十进制数C.八进制数D.十六进制
- CMOS漏极开路门的特点有（）。多路数据选择器MUX的输入信号可以是（）。把一个五进制计数器与一个四进制计数器串联可得到（）进制计数器。组合逻辑电路的特点是（）。常见的译码器有哪几种。（）可檫除的可编程逻辑
- 在逻辑代数中,下列推断正确的是（）。如果晶体三极管的（）,则激励函数JK的值应是（）。单稳态触发器可用来（）。TTL与非门电压传输特性曲线分为（）在下列功能表示方法中,不适合用于表示时序逻辑电路功能的是（）一
- 二进制译码器的功能是将输入的二进制代码译成相应的输出信号,常见的二进制译码器有（）。同步RS触发器的两个输入信号RS为00,要使它的输出从0变成1,它的RS应为（）。集成D／A转换器不可以用来构成（）。已知由101级非
- 在逻辑代数中,下列推断错误的是（）。如果晶体三极管的（）,要选用（）门电路。在设计同步时序电路时,则（）。在下列触发器中,根据制造工艺的不同,则A=0D.如果A+A=A,集电结反偏置B.发射结正偏置,集电结正偏置C.发射
- 逻辑电路按其功能特点和结构特点可分为哪两类（）。改变（）值,不会改变555构成的多谐振荡器电路的振荡频率。下列哪一项不是组合逻辑电路消除竞争－冒险的方法（）。以下各电路中,（）可以产生脉冲定时。组合电路逻
- 在公式法化简逻辑函数时常用（）。TTL门电路的开门电阻的典型值为（）。数字系统中,降低尖峰电流影响,所采取的措施是（）。欲在一串幅度不等的脉冲信号中,剔除幅度不够大的脉冲,可用（）电路。逻辑代数的反演规则是
- 滚动轴承的润滑要求是（）。三态寄存器的（）信号无效时,寄存器输出为高阻状态。欲增加集成单稳电路的延迟时间tw,可以（）。已知R、S是与门构成的基本RS触发器的输入端,则约束条件为（）。用PLA进行逻辑设计时,应将
- 关于同步T触发器逻辑功能的表述正确的是（）。如果触发器的次态仅取决于CP（）时输入信号的状态,就可以克服空翻。用555定时器构成的施密特触发器,若电源电压为VCC,控制端不外接固定电压,则其上限阈值电压为（）。A.
- 若采用十进制集成计数器,6,10,10,9,10,10,12,10,10
- 边沿触发器具有共同的动作特点,即触发器的次态仅取决于CP（）时的输入逻辑状态。可重复编程的可编程器件有（）。下面对TTL和CMOS集成电路描述错误的是（）。下列表达式符合同或逻辑的运算规律的是（）。以下各电路中
- 如下设备中,（）一定要用到A/D转换器。基本置RS触发器的输入直接控制其输出状态,所以它不能被称为（）触发器。在环形振荡器中,为了降低振荡频率,通常在环形通道中串入（）。TTL集成门电路的结构框图中不包含下列哪一
- 对卡诺图化简逻辑函数的表述正确的是（）。在A／D转换器电路中,若输入信号的最大频率为10kHz,则取样脉冲的频率至少应大于（）kHz。TTL与非门由（）组成。基本RS触发器可用于（）。每经十个CP脉冲状态循环一次的计数
- 下列触发器抗干扰能力较差的触发器是（）。三态寄存器的（）信号无效时,寄存器输出为高阻状态。改变（）之值不会影响555构成单稳态触发器的定时时间tw。用PLA进行逻辑设计时,应将逻辑函数表达式变换成（）式。下列器
- 常用的7段发光数码管有哪两种类型（）。硅开关二极管导通时的正向压降为（）。74LS138有（）个译码输入端和（）个译码输出端。要对—用户电路板上的3片在系统可编程芯片编程,你认为最好的方法是（）。TTL集成门电路的
- 常用的数码显示器件有（）。TTL集成单稳态电路的暂稳态时间tw为（）。改变（）之值不会影响555构成单稳态触发器的定时时间tw。欲把不规则的输入波形变换为幅度与宽度都相同的矩形脉冲,应选择（）电路。不属于A／D转
- CMOS数字集成电路的工作电源可选用（）。征用下列土地,须报经国务院批准（）TTL电路在正逻辑系统中,以下各种输入中（）相当于输入逻辑“1”。CMOS数字集成电路与TTL数字集成电路相比突出的优点是（）。二进制译码器的
- DAC0832是常用的集成DAC芯片,它的工作方式分为（）。设计一个能存放8位二进制代码的寄存器,需要（）个触发器。N个触发器可以构成能寄存（）位二进制数码的寄存器。有直接控制问题的触发器包括（）。关于同步D触发器
- 把数字量转换成相应模拟量的转换器件称为（）。下列哪一项不是组合逻辑电路消除竞争－冒险的方法（）。把一个五进制计数器与一个四进制计数器串联可得到（）进制计数器。根据逻辑功能的不同,触发器可分为RS触发器、
- 关于同步D触发器逻辑功能的表述正确的是（）。用PLA进行逻辑设计时,应将逻辑函数表达式变换成（）式。下列元件是单极性元件的有（）。A.有可能出现不确定状态B.具有置0功能C.具有置1功能D.具有保持记忆功能A.与非与
- 在构成D/A转换器的电路种,属于D/A转换器的组成部分的是（）要使JK触发器的输出Q从1变成0,它的输入信号JK应为（）；由10级触发器构成的二进制计数器,其模值为（）。在下列器件中,不属于时序逻辑电路的是（）。数字电
- 把模拟量转换成相应数字量的转换器件称为（）。10位二进制A/D转换器的分辨率是（）。以下各电路中,（）可以产生脉冲定时。下列元件是单极性元件的有（）。数字系统中,能实现定时功能的电路是（）。可编程只读存储器P
- 主从RS触发器由哪三部分组成（）。某逻辑电路由一个功能块电路组成．整体电路的逻辑功能与这个功能块原来的逻辑功能（）。不属于PLD基本结构部分的是（）。集成电路的逻辑功能一般可用（）等方式来表示。集成触发器
- 集成D/A转换器可以用来构成（）。维持阻塞型D触发器的状态由CP（）时D的状态决定。低密度可编程逻辑器件（PLD）通常集成规模小于（）门。能实现模拟量到数字量转换的器件有（）。A/D转换器的转换误差包括（）。A.加
- 关于JK触发器正确的表述是（）既考虑本位数又考虑低位来的进位的加法称为（）。组合逻辑电路的设计中,常用的消除竞争－冒险的方法是（）。A.对于输入信号没有制约条件B.不允许J、K同时为1C.允许J、K同时为1D.允许J、
- D/A转换器的转换误差包括（）。以下可编程逻辑器件中,集成密度最高的是（）。与倒T形电阻网络DAC相比,权电流网络D／A转换器的要优点是消除了（）对转换精度的影响。逻辑表达式Y=AB可以用（）实现。下面对最小项性质
- 下列集成ADC,属于逐次比较型的有（）。半导体中有两种载流子,分别是（）。由10级触发器构成的二进制计数器,其模值为（）。BCD码是用于表示十进制数的二进制代码,常见的BCD码有（）。在下列功能表示方法中,不适合用于
- 一个8位的模数转换器,满量程时的输入电压为＋5V,则下列分析正确的是（）。同步RS触发器的两个输入信号RS为00,要使它的输出从0变成1,它的RS应为（）。利用门电路的传输时间,可以把（）个与非门首尾相接,组成多谐振荡
- A/D转换器按照转换速度由高到低可分为哪三种类型（）。顺序加工控制系统的控制时序可用（）电路实现。在逐次渐近型A／D转换器的组成部分中（）。常用的D／A转换电路是（）。逻辑器件（）属于非用户定制电路。求一个
- 集成数模转换器DAC0832主要由哪三部分组成（）。构成模值为256的二进制计数器,需要（）级触发器。PLD开发系统不需要（）。对数字信号描述正确的有（）。集成DAC常采用哪两种类型（）。A.输入寄存器B.DAC寄存器C.D/A
- 一个8位逐次逼近型模数转换器,若最大输入电压为＋10V,则下列分析正确的是（）。逻辑表达式Y=AB可以用（）实现。可编程逻辑器件按照编程工艺可分为四类,其中属于非易失性器件的有（）。边沿触发器具有共同的动作特点,
- A/D转换器的转换误差包括（）。逐次逼近型A／D转换器转换时间大约在（）的范围内。用高电平为输出有效的译码器实现组合逻辑电路时,还需要（）。一位8421BCD码计数器至少需要（）个触发器。下列表达式符合或运算的运
- 倒T型电阻网络DAC的电路中包含（）。一位十六进制数可以用（）位二进制数来表示。8位移位寄存器,串行输入时经（）个脉冲后,8位数码全部移入寄存器中。在CMOS类门中,对未使用的输入端应（）在下列触发器中,有约束条件
- ISP-PLD器件开发系统的组成有（）。取样—保持器按一定取样周期把时域上连续变化的信号变为时域上（）信号。在下列功能表示方法中,不适合用于时序逻辑电路功能表示方法的是（）。单稳态触发器工作特性具有的显著特点
- 集成DAC常采用哪两种类型（）。下列门电路工作速度最快的一种是（）。下列元件是单极性元件的有（）。移位寄存器可以实现（）。单稳态触发器可用来（）。数字系统中,能实现定时功能的电路是（）。A.直接比较型B.间接
- 下列对可编程逻辑器件GAL描述正确的是（）门电路输人端对地所接电阻R≤ROF时．相当于此端（）。数字系统中,能自行产生矩形波的电路是（）。基数R＝16的数制为十六进制,十六进制有（）等十六个数码。组合逻辑电路的设
- PLD的基本结构组成有（）。维持阻塞型D触发器的状态由CP（）时D的状态决定。将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为（）。三态门的输出端状态包括（）。多谐振荡器不可产生（）。A
川公网安备 51012202001360号