必典考网
查看所有试题
  • 在数字电路中,三极管工作在()。

    在数字电路中,三极管工作在()。逻辑表达式Y=AB可以用()实现。单稳态触发器的工作过程可分为哪三个阶段()。A.放大区B.饱和区C.截止区D.发射区A.正或门B.正非门C.正与门D.负或门A.触发翻转B.暂态维持C.返回恢复D
  • TTL与非门由()组成。

    TTL与非门由()组成。硅开关二极管导通时的正向压降为()。要对—用户电路板上的3片在系统可编程芯片编程,你认为最好的方法是()。在下列电路中,只有()属于组合逻辑电路。卡诺图的特点是()。译码是编码的逆过
  • 集电极开路门的英文缩写为OC门,工作时必须外加()。

    集电极开路门的英文缩写为OC门,工作时必须外加()。既考虑本位数又考虑低位来的进位的加法称为()。常用的D/A转换电路是()。用555定时器组成施密特触发器,当输入控制端CO外接10V电压时,回差电压为()。译码是
  • TTL与非门输入级的多发射三极管可完成()。

    TTL与非门输入级的多发射三极管可完成()。TTL集成单稳态电路的暂稳态时间tw为()。扇山系数No是指逻辑门电路()。A.与非逻辑功能B.与逻辑功能C.提高电路的开关速度D.降低电路的开关速度A.0.7RxCxB.RxCxC.1.1RxCx
  • 对TTL或门多余输入端的处理,正确的是()

    对TTL或门多余输入端的处理,正确的是()对TTL与非门多余输入端的处理,不能将它们()。5级最大长度移存型计数器的产生的序列信号的序列长度是()。单稳态触发器可用来()。逻辑函数的表示方法中具有唯一性的是(
  • 用以实现基本逻辑运算和复合逻辑运算的单元电路称为门电路,常用

    用以实现基本逻辑运算和复合逻辑运算的单元电路称为门电路,常用的门电路有()。74LS138有()个译码输入端和()个译码输出端。基数R=16的数制为十六进制,十六进制有()等十六个数码。A.与门B.与非门C.非门D.或门
  • 分立元件门电路由()等元件组成。

    分立元件门电路由()等元件组成。数字系统中,降低尖峰电流影响,所采取的措施是()。把模拟量转换成为相应数字量的转换器件称为()。异步计数器设计时,比同步计数器设计多增加的设计步骤是()。下面对或门的功能
  • 对TTL与门多余输入端的处理,正确的是()

    对TTL与门多余输入端的处理,正确的是()二极管与门的两输入信号AB=()时,输出为高电平。设计一个能存放8位二进制代码的寄存器,需要()个触发器。在权电阻型D/A转换器中()。下列表达式符合异或逻辑的运算规律的
  • TTL集成门电路输出级一般采用()输出形式。

    TTL集成门电路输出级一般采用()输出形式。如要将一个最大幅度为9.99V的模拟信号转换为数字信号,要求ADC的分辨率小于10mV,最少应选用()位ADC。石英晶体振荡器的突出优点是()。下列器件中,()属于组合逻辑电路
  • 下列TTL非门输入端的接法为高电平的是()。

    下列TTL非门输入端的接法为高电平的是()。欲得到频率稳定度高的矩形波,应选择()电路。PLD的设计方法主要有()。A.接高于2V的电压B.接另一TTL电路的输出高电平C.接地D.悬空#A.RC振荡器B.石英振荡器C.单稳态触发
  • 下列TTL非门输入端的接法为低电平的是()。

    下列TTL非门输入端的接法为低电平的是()。取样—保持器按一定取样周期把时域上连续变化的信号变为时域上()信号。若4位同步二进制加法计数器当前的状态是0111,下一个输入时钟脉冲后,其内容为()。衡量A/D和D/A
  • 用二进制码表示指定离散电平的过程称为()。

    用二进制码表示指定离散电平的过程称为()。在构成D/A转换器的电路中,不属于D/A转换器组成部分的是()。数制是人们对数量计数的一种统计规则,在数字系统中广泛采用的是()组合逻辑电路的设计过程除了逻辑抽象还
  • 逻辑表达式Y=AB可以用()实现。

    逻辑表达式Y=AB可以用()实现。某逻辑电路由一个功能块电路组成.整体电路的逻辑功能与这个功能块原来的逻辑功能()。门电路与RC元件构成的多谐振踌器电路中,随着电容C充电,放电,受控门的输入电压uI随之上升、下降
  • 将一个时间上连续变化的模拟量转换为时间上断续(离散)的模拟量

    将一个时间上连续变化的模拟量转换为时间上断续(离散)的模拟量的过程称为()。在组合逻辑电路的常用设计方法中,可以用()来表示逻辑抽象的结果。组合逻辑电路的设计过程除了逻辑抽象还包含()同步计数器的分析
  • CMOS数字集成电路与TTL数字集成电路相比突出的优点是()。

    CMOS数字集成电路与TTL数字集成电路相比突出的优点是()。555构成的多谐振荡器电路中、当R1=R2时,欲使输出占空比约为50%,最简单的办法是()。在各种显示器件中,()的功耗是最小的。设计一个能存放8位二进制代码
  • 一个无符号10位数字输入的DAC,其输出电平的级数为()。

    一个无符号10位数字输入的DAC,其输出电平的级数为()。欲把一脉冲信号延迟8个TCP后愉出,宜采用()电路。在TTL集成与非门中,多发射极晶体管T1的主要作用是()。欲把正弦波变换为同频率的矩形波,应选择()电路。下
  • TTL电路在正逻辑系统中,以下各种输入中()相当于输入逻辑“1”。

    TTL电路在正逻辑系统中,以下各种输入中()相当于输入逻辑“1”。74LS138有()个译码输入端和()个译码输出端。在系统可编是指:对位于()的可编程逻辑器件进行编程。对同一逻辑门电路,分别使用正逻辑和负逻辑表示
  • 一个无符号4位权电阻DAC,最低位处的电阻为40KΩ,则最高位处电阻

    一个无符号4位权电阻DAC,最低位处的电阻为40KΩ,则最高位处电阻为()。若将输入脉冲信号延迟一段时间后输出,应用()电路。三极管开关电路的可靠工作条件是()。如下设备中,()一定要用到A/D转换器。A.4KΩB.5KΩC.1
  • 以下电路中可以实现“线与”功能的有()。

    以下电路中可以实现“线与”功能的有()。数字系统中,能自行产生矩形波的电路是()。若JK触发器的原状态为0,欲在CP作用后仍保持为0状态,则激励函数JK的值应是()。由3级触发器构成的环型和扭环型计数器的计数模值依
  • 三态门输出高阻状态时,()是正确的说法。

    三态门输出高阻状态时,()是正确的说法。同步RS触发器的两个输入信号RS为00,要使它的输出从0变成1,它的RS应为()。在下列器件中,不属于时序逻辑电路的是()。已知由101级非门构成的环形振荡器的振荡周期为10.1us,
  • 以下四种转换器,()是A/D转换器且转换速度最高。

    以下四种转换器,若以Q3作进位,则其周期和脉冲宽度是()。在下列A/D转换器类型中,转换速度最快的是()转换器。边沿式D触发器是一种()稳态电路。PAL的结构是()。基本RS触发器可用于()。触发器是构成记忆功能
  • 与TTL电路相比,CMOS电路的特点是()

    与TTL电路相比,CMOS电路的特点是()已知Q3Q2Q1Q0是同步十进制计数器的触发器输出,若以Q3作进位,则其周期和脉冲宽度是()。单稳态触发器可用来()。将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过
  • 三极管作为开关使用时,要提高开关速度,可()。

    三极管作为开关使用时,要提高开关速度,可()。不属于A/D转换器电路组成部分的电路是()。十进制数25用8421BCD码表示为()。在下列功能表示方法中,不适合用于表示时序逻辑电路功能的是()可以用来暂时存放数据的
  • 以下电路中不能用于总线应用的有()。

    以下电路中不能用于总线应用的有()。CMOS系列产品中,工作速度低于74系列TTL的是()系列。七段译码器74LS47的输入是4位(),输出是七段反码。能够比较方便构成顺序脉冲信号发生器的电路是()。已知Tcp是8位逐次渐
  • 将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过

    将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为()。TTL与非门高电平输出电流IOH的参数规范值是()·半导体数码管的每个显示线段都是由()构成的。下列TTL非门输入端的接法为低电平的是()
  • A/D转换器的误差()。

    A/D转换器的误差()。以下可编程逻辑器件中,集成密度最高的是()。10位二进制A/D转换器的分辨率是()。对TTL或门多余输入端的处理,正确的是()逻辑代数的反演规则是指将函数L中(),就可以得到L的反函数在用数据
  • PAL的结构是()。

    PAL的结构是()。3位十进制(BCD编码)D/A转换器的分辨率是()。在CMOS类门中,对未使用的输入端应()数字电路的特点是()。可以用来暂时存放数据的器件是()能实现数字量到模拟量转换的器件有()。A.PAL的或
  • 下列器件的输出电路可编程的是()。

    下列器件的输出电路可编程的是()。下列触发器中,有约束条件的是()。DAC0832根据其6个控制信号的不同连接方式,有()三种工作方式。直接比较型ADC是将输入的模拟信号直接与参考电压比较,进而转换为输出的数字量,
  • 可重复编程的可编程器件有()。

    可重复编程的可编程器件有()。TTL与非门的电路图中,当输入端A、B都为高电平时,A点的电压值为()。TTL与非门由()组成。双极性集成电路包括。()下面对异步计数器中“异步”的说法错误的是()。一个8位逐次逼近型
  • 可编程逻辑阵列PLA可以实现用()表示的逻辑电路。

    可编程逻辑阵列PLA可以实现用()表示的逻辑电路。三极管开关电路中,影响开关速度的主要囚素是()。PAL的结构是()。TTL与非门输入级的多发射三极管可完成()。组合逻辑电路分析步骤除了根据给定的逻辑图写出输出
  • CUPL语言中$是什么运算符()。

    CUPL语言中$是什么运算符()。TTL与非门低电平输出电流IOL的参数规范值是()。在下列触发器中,有约束条件的是()。与运算符 或运算符 异或运算符# 求补运算符20uA 40uA 1.6mA 16mA#A.主从JK触发器B.主从D触发器C.
  • PLD的结构不包括()。

    PLD的结构不包括()。逻辑函数与⊙满足()关系。用低电平为输出有效的译码器实现组合逻辑电路时,还需要()。存储6位二进制信息要()个触发器。下列触发器中,没有约束条件的是()。下列器件中,()属于组合逻辑电
  • 在权电阻型D/A转换器中()。

    在权电阻型D/A转换器中()。基本置RS触发器的输入直接控制其输出状态,所以它不能被称为()触发器。集电极开路门的英文缩写为OC门,工作时必须外加()。三态门的输出端状态包括()。74LS138是()。常见的多谐振荡
  • 可编程(与、或阵列皆可编程)的可编程逻辑器件有()。

    可编程(与、或阵列皆可编程)的可编程逻辑器件有()。2005个1连续异或的结果是()。利用2个74LSl38和1个非门,可以扩展得到1个()线译码器。把代码的特定含义翻译出来的过程称为()。组合逻辑电路的设计过程除了
  • 以下各电路中,()可以产生脉冲定时。

    以下各电路中,()可以产生脉冲定时。可以用来暂时存放数据的器件是()。以下电路中可以实现“线与”功能的有()。下列触发器具有约束条件的是()。A.多谐振荡器B.单稳态触发器C.施密特触发器D.石英晶体多谢振荡器A
  • 用555定时器组成施密特触发器,当输入控制端CO外接10V电压时,回

    用555定时器组成施密特触发器,当输入控制端CO外接10V电压时,回差电压为()。如需要判断两个二进制数的大小或相等,可以使用()电路。施密特触发器的固有性能指标是()。A.3.33VB.5VC.6.66VD.10VA.译码器B.编码器C.
  • 一个无符号8位数字量输入的DAC,其分辨率为()位。

    一个无符号8位数字量输入的DAC,其分辨率为()位。555构成的多谐振荡器电路中、当R1=R2时,欲使输出占空比约为50%,最简单的办法是()。在权电阻网络、T型和倒T型等类型D/A转换器中,倒T型D/A转换器动态过程输出端
  • D/A转换器可比做()。

    D/A转换器可比做()。三极管开关电路中,影响开关速度的主要囚素是()。下列元件是单极性元件的有()。A.计数器B.编码器C.模拟式电压表D.数字式电位器A.tDB.tRC.tSD.tFA.晶体二极管B.晶体三极管C.MOS晶体管D.电阻#
  • PLD开发系统不需要()。

    PLD开发系统不需要()。以下电路中不能用于总线应用的有()。基数R=8的数制为八进制,下列数码属于八进制数的数码是()。组合逻辑电路分析步骤除了根据给定的逻辑图写出输出函数表达式还有()。A.计算机B.烧录器
  • 同步计数器和异步计数器比较,同步计数器的显著优点是()。

    同步计数器和异步计数器比较,同步计数器的显著优点是()。组合电路设计的结果一般是要得到()。数字系统中,能自行产生矩形波的电路是()。一个触发器可记录一位二进制代码,它有()个稳态。同步时序电路和异步时
554条 1 2 ... 4 5 6 7 8 9 10 ... 13 14
@2019-2025 必典考网 www.51bdks.net 蜀ICP备2021000628号 川公网安备 51012202001360号