查看所有试题
- 集成数模转换器DAC0832主要由哪三部分组成（）。构成模值为256的二进制计数器,需要（）级触发器。PLD开发系统不需要（）。对数字信号描述正确的有（）。集成DAC常采用哪两种类型（）。A.输入寄存器B.DAC寄存器C.D/A
- 一个8位逐次逼近型模数转换器,若最大输入电压为＋10V,则下列分析正确的是（）。逻辑表达式Y=AB可以用（）实现。可编程逻辑器件按照编程工艺可分为四类,其中属于非易失性器件的有（）。边沿触发器具有共同的动作特点,
- A/D转换器的转换误差包括（）。逐次逼近型A／D转换器转换时间大约在（）的范围内。用高电平为输出有效的译码器实现组合逻辑电路时,还需要（）。一位8421BCD码计数器至少需要（）个触发器。下列表达式符合或运算的运
- 倒T型电阻网络DAC的电路中包含（）。一位十六进制数可以用（）位二进制数来表示。8位移位寄存器,串行输入时经（）个脉冲后,8位数码全部移入寄存器中。在CMOS类门中,对未使用的输入端应（）在下列触发器中,有约束条件
- ISP-PLD器件开发系统的组成有（）。取样—保持器按一定取样周期把时域上连续变化的信号变为时域上（）信号。在下列功能表示方法中,不适合用于时序逻辑电路功能表示方法的是（）。单稳态触发器工作特性具有的显著特点
- 集成DAC常采用哪两种类型（）。下列门电路工作速度最快的一种是（）。下列元件是单极性元件的有（）。移位寄存器可以实现（）。单稳态触发器可用来（）。数字系统中,能实现定时功能的电路是（）。A.直接比较型B.间接
- 下列对可编程逻辑器件GAL描述正确的是（）门电路输人端对地所接电阻R≤ROF时．相当于此端（）。数字系统中,能自行产生矩形波的电路是（）。基数R＝16的数制为十六进制,十六进制有（）等十六个数码。组合逻辑电路的设
- PLD的基本结构组成有（）。维持阻塞型D触发器的状态由CP（）时D的状态决定。将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为（）。三态门的输出端状态包括（）。多谐振荡器不可产生（）。A
- PLD开发系统需要有（）。处理（）的电子电路是数字电路。三态门输出高阻状态时,（）是正确的说法。集电极开路门的英文缩写为OC门,工作时必须外加（）。A.计算机B.编程器C.开发软件D.操作系统#A.交流电压信号B.时间和
- 逻辑器件（）属于用户定制电路。在函数F=AB+CD的真值表中,F=1的状态共有（）个。组合电路分析的结果是要获得（）。在二进制译码器中,若输入有4位代码,则输出有（）信号。下列器件的输出电路可编程的是（）。下列TTL
- 可编程逻辑器件按照编程工艺可分为四类,其中属于非易失性器件的有（）。标准TTL门关门电平Uoff之值为（）。欲把不规则的输入波形变换为幅度与宽度都相同的矩形脉冲,应选择（）电路。十进制数25用8421BCD码表示为（）
- PLD中阵列交叉点上有（）三种连接方式。用原码输出的译码器实现多辅出逻辑函数,需要增加若于个（）。若将输入脉冲信号延迟一段时间后输出,应用（）电路。时序电路的逻辑功能不能单由（）来描述。下列哪一项不是组合
- 只可进行一次编程的可编程器件有（）。数字电路中,当晶体管的饱和深度变浅时,其工作速度（）。不属于CMOS逻辑电路优点的提法是（）。维持—阻塞D触发器是（）。在A/D转换器中,已知是量化单位,若采用“有舍有取”方法划
- 普通型GAL器件采用（）结构。组合逻辑电路的竞争-冒险是由于（）引起的。已知Tcp是8位逐次渐近型A／D转换器的输入时钟周期,则完成一次转换需要的时间是（）Tcp。PROM和PAL的结构是（）。对卡诺图化简逻辑函数的表述
- 可檫除的可编程逻辑器件EPLD的基本逻辑单位是宏单元,它由（）三部分组成。每经十个CP脉冲状态循环一次的计数电路,知其有效状态中的最大数为1100,则欠妥的描述是（）。双积分A／D转换器转换时间大约在（）的范围内。
- 可编程只读存储器PROM包含（）。要对—用户电路板上的3片在系统可编程芯片编程,你认为最好的方法是（）。在数字系统中,常用的表示机器数的方法有（）。A.EPROMB.EEPROMC.PLAD.PAL#A.在专用编程器上逐片编程B.在专用编
- PROM和PAL的结构是（）。用三态门可以实现“总线”连接,但其“使能”控制端应为（）。在下列功能表示方法中,不适合用于时序逻辑电路功能表示方法的是（）。集成电路的外部特性包括电路的逻辑功能和电气特性,其中电气特性
- 复杂可编程逻辑器件CPLD是EPLD的改进型器件,一般情况下,则激励函数JK的值应是（）。构成模值为256的二进制计数器,需要（）级触发器。PLD开发系统不需要（）。在逻辑代数中,下列推断错误的是（）。A.可编程逻辑宏单元
- PLD的主要优点有（）。边沿式D触发器是一种（）稳态电路。在下列触发器中,有约束条件的是（）。A.便于仿真测试B.集成密度高C.可硬件加密D.可改写#A.无B.单C.双D.多A.主从JK触发器B.主从D触发器C.同步RS触发器D.边沿D
- PAL是上实际70年代末推出的一种可编程逻辑器件,它由（）三部分组成。若双积分A／D转换器第一次积分时间T1取20ms的整倍数,它便具有（）的优点。基数R＝8的数制为八进制,下列数码属于八进制数的数码是（）。时序逻辑电
- 可重复进行编程的可编程器件有（）。CMOS系列产品中,工作速度低于74系列TTL的是（）系列。若一个10位二进制A／D转换器的基准电压VREF＝—10.24V,则当输入为2.56V时,结果（二进码）为（）。以下电路中可以实现“线与”功
- 下列器件中,属于PLD器件的是（）。三态门的输出端状态包括（）。PLD的设计方法主要有（）。数字10可能是（）。PROM#
PAL#
SRAM
GAL#高电平#
低电平#
高阻#
失效A.积木式B.模块式C.自下而上式D.自上而下式#A.二进制数
- GAL的输出电路属于（）。卡诺图的特点是（）。PLD开发系统需要有（）。A.OLMCB.固定的C.只可一次编程D.可重复编程#卡诺图中的方块数等于最小项总数,既等于2n（n为变量数）#
变量取值不能按二进制数的顺序排列,必须按
- 三位并行比较型ADC是一种快速ADC,下面对最大项性质的描述正确的（）.根据电路结构形式的不同,触发器可分为维持阻塞触发器、CMOS边沿触发器和（）。不存在约束条件的触发器是（）。复杂可编程逻辑器件CPLD是EPLD的改
- 一个完整的PLD设计流程有设计准备、设计输入等四个步骤和（）两验证过程。两个开关控制一盏灯,只有两个开关都闭合时灯才不亮,则该电路的逻辑关系是（）。PLD（可编程逻辑器件）属于（）电路。下列器件属于TTL集成门
- 间接比较型ADC是将输入信号与参考电压比较,转换为某个中间物理量咱进行比较转换为输出的数字量,其中间变量有时间、频率,属于这种类型的有（）。某逻辑电路由一个功能块电路组成．整体电路的逻辑功能与这个功能块原来
- 常用的PLD有（）几种主要类型。2005个1连续异或的结果是（）。一个无符号8位数字量输入的DAC,其分辨率为（）位。下列器件属于TTL集成门电路的是（）BCD码分为有权码和无权码两种,下列编码属于有权码的是（）。触发器
- 下列对双积分型ADC特点的描述,正确的是（）。TTL与非门由（）三部分组成。下列触发器中,有约束条件的是（）。关于同步T触发器逻辑功能的表述正确的是（）。A.抗交流干扰能力强B.工作性能稳定C.工作速度高D.工作速度
- 数字系统中常用的LSI（大规模集成电路）可分为（）三种类型。三极管开关电路中,影响开关速度的主要囚素是（）。74LS138有（）个译码输入端和（）个译码输出端。A.非用户定制电路B.全用户定制电路C.半用户定制电路D.P
- 下列PLD电路的或阵列可编程的器件是（）。TTL门电路的开门电阻的典型值为（）。利用2个74LSl38和1个非门,可以扩展得到1个（）线译码器。同步RS触发器的两个输入信号RS为00,要使它的输出从0变成1,它的RS应为（）。在
- 下列常用的集成ADC属于双积分型的有（）若双积分A／D转换器第一次积分时间T1取20ms的整倍数,它便具有（）的优点。扇山系数No是指逻辑门电路（）。设计模值为36的计数器至少需要（）级触发器。一位8421BCD码计数器至
- 一个完整的PLD设计流程有哪几个步骤和两种验证过程。（）扇山系数No是指逻辑门电路（）。在A/D转换器中,已知是量化单位,若采用“有舍有取”方法划分量化电平,则量化误差为（）。多谐振荡器可以产生（）。TTL与非门输入
- PLD的设计方法主要有（）。CMOS系列产品中,工作速度低于74系列TTL的是（）系列。用原码输出的译码器实现多辅出逻辑函数,可以使用（）电路。能够比较方便构成顺序脉冲信号发生器的电路是（）。同步时序电路和异步时序
- 下列PLD电路的与阵列可编程的器件是（）。在下列器件中,不属于时序逻辑电路的是（）。用PLA进行逻辑设计时,应将逻辑函数表达式变换成（）式。CMOS数字集成电路与TTL数字集成电路相比突出的优点是（）。根据电路结构
- DAC0832根据其6个控制信号的不同连接方式,有（）三种工作方式。逻辑器件（）属于非用户定制电路。以下电路中可以实现“线与”功能的有（）。数制实际上指的是数的进位制,下列哪些属于数制的种类。（）。脉冲整形电路有
- 直接比较型ADC是将输入的模拟信号直接与参考电压比较,进而转换为输出的数字量,属于直接比较型的有（）。十进制的二进制编码简称BCD码,BCD码一般分为（）两种。下列触发器中,有约束条件的是（）。下面对石英晶体多谐
- 根据电路结构的不同,可将D/A转换器分为（）两种类型。用反馈复位法来改变由8位二进制加法计数器的模值,可以实现（）模值范围的计数器。欲把不规则的输入波形变换为幅度与宽度都相同的矩形脉冲,应选择（）电路。在构
- 逐次逼近型A/D转换器由（）和时钟信号等几部分组成。三态寄存器的（）信号无效时,寄存器输出为高阻状态。下列TTL非门输入端的接法为低电平的是（）。计数器的种类繁多,按编码可分为（）。A.电压比较器B.A/D转换器C.
- A/D转换器一般由（）部分组成。二极管与门的两输入信号AB＝（）时,输出为高电平。某逻辑电路由一个功能块电路组成．整体电路的逻辑功能与这个功能块原来的逻辑功能（）。三态寄存器的（）信号无效时,寄存器输出为高
- A/D转换器按工作原理主要分为（）等类型。在设计过程中,逻辑函数化简的目的是（）。顺序加工控制系统的控制时序可用（）电路实现。高密度可编程逻辑器件通常集成规模大于（）门。下列触发器中,没有约束条件的是（）
川公网安备 51012202001360号