查看所有试题
- 在下列电路中,只有（）属于组合逻辑电路。若双积分A／D转换器第一次积分时间T1取20ms的整倍数,它便具有（）的优点。在权电阻网络、T型和倒T型等类型D／A转换器中,倒T型D／A转换器动态过程输出端的尖峰脉冲（）。在下
- 用低电平为输出有效的译码器实现组合逻辑电路时,还需要（）。TTL集成单稳态电路的暂稳态时间tw为（）。基数R＝16的数制为十六进制,十六进制有（）等十六个数码。时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路
- 用高电平为输出有效的译码器实现组合逻辑电路时,还需要（）。若4位同步二进制加法计数器当前的状态是0111,下一个输入时钟脉冲后,其内容为（）。用反馈复位法来改变由8位十进制加法计数器的模值,可以实现（）模值范围
- 在二进制译码器中,若输入有4位代码,则输出有（）信号。若4位同步二进制加法计数器当前的状态是0111,下一个输入时钟脉冲后,其内容为（）。已知一个8位二进制D／A转换器的输出阶梯电压Vo=0.02V,则它的最大输出电压为（
- 对TTL与非门多余输入端的处理,不能将它们（）。TTL与非门高电平输出电流IOH的参数规范值是（）·在各种显示器件中,（）的功耗是最小的。逻辑代数的反演规则是指将函数L中（）,就可以得到L的反函数集成D/A转换器可以用
- 所谓三极管工作在倒置状态,是指三极管（）。触发器是存储电路的基本元件,根据触发器时钟端的连接方式,把时序逻辑电路分为（）。一个无符号10位数字输入的DAC,其输出电平的级数为（）。A.发射结正偏置,集电结反偏置B.
- 输出端可直接连在一起实现“线与”逻辑功能的门电路是（）。为了检测周期性复现的脉冲列中是否丢失脉冲或停止输出脉冲,可用（）电路。某电视机水平—垂直扫描发生器需要一个分频器将31500HZ的脉冲转换为60HZ的脉冲,欲构
- 为实现数据传输的总线结构,要选用（）门电路。用三态门可以实现“总线”连接,但其“使能”控制端应为（）。扇山系数No是指逻辑门电路（）。可编程逻辑阵列PLA可以实现用（）表示的逻辑电路。对数字信号描述正确的有（）
- 扇山系数No是指逻辑门电路（）。对同一逻辑门电路,分别使用正逻辑和负逻辑表示输出与输入之间的的逻辑关系,其表达式（）。已知一个8位二进制D／A转换器的输出阶梯电压Vo=0.02V,则它的最大输出电压为（）V。输出电压
- 下列门电路工作速度最快的一种是（）。同步RS触发器的两个输入信号RS为00,要使它的输出从0变成1,它的RS应为（）。取样—保持器按一定取样周期把时域上连续变化的信号变为时域上（）信号。逻辑器件（）属于用户定制电
- 在TTL集成与非门中,多发射极晶体管T1的主要作用是（）。用来判断电路全部输入中“1”的个数奇偶性的电路称为（）。数字电路中的1和0可以代表（）。下列器件属于组合逻辑器件的是（）。描述时序逻辑电路逻辑功能的方程
- 十进制数25用8421BCD码表示为（）。对卡诺图化简逻辑函数的表述正确的是（）。A.10101B.00100101C.100101D.10101卡诺图中有2个1格相邻,可以消去1个互反变量#
卡诺图中有4个1格相邻,可以消去2个互反变量#
卡诺图中有8
- 下列对组合逻辑电路的描述正确的是（）。下列触发器中,克服了空翻现象的有（）。下列触发器抗干扰能力较差的触发器是（）。A.由常用门电路组合而成B.无输出到输入的反馈连接C.不包含可以存储信号的记忆元件D.输出只
- 不属于CMOS逻辑电路优点的提法是（）。在A／D转换器电路中,若输入信号的最大频率为10kHz,则取样脉冲的频率至少应大于（）kHz。以下电路中,加以适当辅助门电路,（）适于实现单输出组合逻辑电路。同步计数器的分析步骤
- 对同一逻辑门电路,分别使用正逻辑和负逻辑表示输出与输入之间的的逻辑关系,其表达式（）。三极管开关电路中,影响开关速度的主要囚素是（）。555构成的多谐振荡器中,还可通过改变（）端电压值使振荡周期改变。ispLSI
- 为了检测周期性复现的脉冲列中是否丢失脉冲或停止输出脉冲,可用（）电路。在设计同步时序电路时,检查到不能自行启动时,则（）。常用的D／A转换电路是（）。把一个五进制计数器与一个四进制计数器串联可得到（）进制
- 则该管工作于饱和区。TTL与非门高电平输入电流IIH的参数规范值是（）。FPGA比较适合用在以（）的数字系统。欲把不规则的输入波形变换为幅度与宽度都相同的矩形脉冲,应选择（）电路。一个8选1数据选择器,其地址输入（
- 半导体中有两种载流子,分别是（）。用原码输出的译码器实现多辅出逻辑函数,需要增加若于个（）。要使JK触发器的输出Q从1变成0,它的输入信号JK应为（）；主从JK触发器Q的状态是在时钟脉冲CP（）发生变化。HDPLD比较适
- 逻辑函数与⊙满足（）关系。门电路输人端对地所接电阻R≥RON时．相当于此端（）。要对—用户电路板上的3片在系统可编程芯片编程,你认为最好的方法是（）。可重复编程的可编程器件有（）。复杂可编程逻辑器件CPLD是EPLD
- 取样—保持器按一定取样周期把时域上连续变化的信号变为时域上（）信号。改变（）值,不会改变555构成的多谐振荡器电路的振荡频率。存储6位二进制信息要（）个触发器。用二进制异步计数器从0做加法,计到十进制数178,则
- 则该管工作于饱和区。设计模值为36的计数器至少需要（）级触发器。在权电阻网络、T型和倒T型等类型D／A转换器中,倒T型D／A转换器动态过程输出端的尖峰脉冲（）。某电视机水平—垂直扫描发生器需要一个分频器将31500HZ
- 双积分A／D转换器转换时间大约在（）的范围内。构成模值为256的二进制计数器,需要（）级触发器。集电极开路门的英文缩写为OC门,工作时必须外加（）。组合逻辑电路消除竞争冒险的方法有（）。双极性555和CMOS型555的
- 如要将一个最大幅度为9.99V的模拟信号转换为数字信号,要求ADC的分辨率小于10mV,最少应选用（）位ADC。TTL电路中,能实现“线与”逻辑（）。欲增加集成单稳电路的延迟时间tw,可以（）。同步计数器和异步计数器比较,同步
- 若双积分A／D转换器第一次积分时间T1取20ms的整倍数,它便具有（）的优点。主从JK触发器Q的状态是在时钟脉冲CP（）发生变化。TTL集成单稳态电路的暂稳态时间tw为（）。为实现数据传输的总线结构,要选用（）门电路。已
- 如要将一个最大幅度为5.1V的模拟信号转换为数字信号,要求输入每变化20mV,输出信号的最低位（LSB）发生变化,应选用（）位ADC某逻辑电路由一个功能块电路组成．整体电路的逻辑功能与这个功能块原来的逻辑功能（）。若
- 集成D／A转换器不可以用来构成（）。组合逻辑电路分析步骤除了根据给定的逻辑图写出输出函数表达式还有（）。下列触发器中,有约束条件的是（）。当555定时器2脚和6脚输入端的电压都在1/3VCC和2/3VCC之间时,555输出（
- 把数字量转换成为相应模拟量的过程称（）。一位8421BCD码计数器至少需要（）个触发器。555定时器可以组成（）。A/D转换器的转换误差包括（）。数—模转换#
DAC
D／A转换器
ADC3
4#
5
10A.多谐振荡器B.单稳态触发器C.
- 与倒T形电阻网络DAC相比,权电流网络D／A转换器的要优点是消除了（）对转换精度的影响。TIL与非门输入短路电流IIS的参数规范值是（）。TTL与非门电压传输特性曲线分为（）单极性集成电路包括（）基数R＝8的数制为八进
- 把模拟量转换成为相应数字量的转换器件称为（）。不属于PLD基本结构部分的是（）。根据电路结构的不同,可将D/A转换器分为（）两种类型。数—模转换器
DAC
D／A转换器
ADC#A.与门阵列B.或门阵列C.与非门阵列D.输入缓冲
- 要对—用户电路板上的3片在系统可编程芯片编程,你认为最好的方法是（）。硅开关二极管导通时的正向压降为（）。常用的数码显示器件有（）。A.在专用编程器上逐片编程B.在专用编程器L同时编程C.通过编程线对板上的HDPL
- FPGA比较适合用在以（）的数字系统。把模拟量转换成为相应数字量的转换器件称为（）。TTL与非门输入级的多发射三极管可完成（）。下面对触发器基本特点的描述正确的是（）。A.复杂B.控制为主C.时序为主D.较简单数—模
- 高密度可编程逻辑器件中具有硬件加密功能的器件是（）。只考虑本位数而不考虑低位来的进位的加法称为（）。下列逻辑电路中,不是组合逻辑电路的是（）。A.HDPLD和FPGAB.GALC.HDPLDD.FPGAA.全加B.半加C.全减D.半减A.译
- 以下可编程逻辑器件中,集成密度最高的是（）。TTL与非门构成的单稳态电路中,其定时元件R应满足（）条件。触发器是构成记忆功能部件的基本器件,它具有哪些特点。（）PLD的设计方法主要有（）。可编程只读存储器PROM包
- HDPLD比较适合用在以（）的数字系统。改变（）之值不会影响555构成单稳态触发器的定时时间tw。当集成维持—阻塞D型触发器的异步置0端RD＝0时,则触发器的次态（）。一个倒T网络的10位D／A转换器的最小输出电压为0．01V
- 在系统可编是指：对位于（）的可编程逻辑器件进行编程。74LS138是（）。时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路两种它们的区别是（）。A/D转换器按照转换速度由高到低可分为哪三种类型（）。下列器件属
- 高密度可编程逻辑器件通常集成规模大于（）门。主从JK触发器是（）。按集成度的不同可以把集成电路分为（）,译码是编码的逆过程,译码器的输出可以是（）．74LS160是（）。A.100B.1000C.10000D.10000A.在CP上升沿触发
- 低密度可编程器件的代表是（）。二极管与门的两输入信号AB＝（）时,输出为高电平。高密度可编程逻辑器件中具有硬件加密功能的器件是（）。十进制数25用8421BCD码表示为（）。数值比较器有哪几种输出结果。（）下列器
- 低密度可编程逻辑器件（PLD）通常集成规模小于（）门。已知R、S是或非门构成的基本RS触发器的输入端,则约束条件为（）。一个触发器可记录一位二进制代码,它有（）个稳态。100
1000#
10000
10000A.RS＝0B.R＋S=IC.RS
- 程序控制中,常用（）电路作定时器。在TTL集成与非门中,多发射极晶体管T1的主要作用是（）。以下四种转换器,（）是A/D转换器且转换速度最高。计数器#
比较器
译码器
编码器A.倒相B.逻辑乘C.提高带负载能力D.提高抗干
- 两模数分别为M1和M2的计数器串接而构成的计数器,其总模数为（）。以下可编程逻辑器件中,集成密度最高的是（）。设计模值为36的计数器至少需要（）级触发器。数制实际上指的是数的进位制,下列哪些属于数制的种类。（
川公网安备 51012202001360号